第1章 半导体和半导体器件基础 1
1.1半导体及其基本特性 1
1.1.1半导体导电性的特点 1
1.1.2半导体的导电机理 2
1.1.3空穴的导电作用 3
1.1.4能带图 4
1.2杂质对半导体导电性能的影响 6
1.2.1施主杂质和N型半导体 6
1.2.2受主杂质和P型半导体 6
1.2.3多数载流子和少数载流子 7
1.2.4杂质的补偿作用 7
1.3半导体的电阻率 8
1.3.1半导体电阻率的公式 8
1.3.2电阻率和杂质浓度的关系 8
1.3.3电阻率随温度的变化 9
1.4非平衡载流子 10
1.4.1非平衡载流子的产生和复合 10
1.4.2扩散电流 11
1.5 PN结 11
1.5.1平衡PN结 12
1.5.2 PN结的正向特性 13
1.5.3 PN结的反向特性 14
1.5.4 PN结的击穿 15
1.6 MOS场效应晶体管 16
1.6.1 MOS场效应晶体管的结构及工作原理 16
1.6.2 MOS场效应晶体管的直流特性 19
1.7双极型晶体管 20
1.7.1双极型晶体管的基本结构 21
1.7.2晶体管的电流传输 22
1.7.3晶体管的特性参数 23
1.8习题 25
第2章 半导体集成电路 26
2.1集成电路的发明和发展 26
2.1.1集成电路的发明 26
2.1.2集成电路的发展 27
2.1.3集成电路的未来发展趋势 28
2.2集成电路的分类 29
2.2.1按器件结构类型分类 29
2.2.2按电路功能分类 30
2.3 CMOS集成电路 30
2.3.1 CMOS集成电路的特点 30
2.3.2 CMOS数字电路 31
2.3.3 CMOS模拟电路 43
2.4集成电路设计简介 50
2.4.1设计途径 50
2.4.2设计要求 51
2.4.3层次化设计方法 52
2.5习题 52
第3章 集成电路制造工艺 54
3.1氧化 54
3.1.1二氧化硅（SiO2）的性质及作用 54
3.1.2热氧化生长SiO2 55
3.2光刻与刻蚀 57
3.2.1光刻工艺流程 58
3.2.2光刻胶的基本属性 61
3.3掺杂 62
3.3.1扩散 62
3.3.2离子注入 64
3.4淀积 66
3.4.1物理气相淀积 67
3.4.2化学气相淀积 67
3.5接触与互连 71
3.6 CMOS工艺主要流程 71
3.7习题 75
第4章 UNIX操作系统和Cadence软件 76
4.1 UNIX操作系统基础 76
4.1.1有关目录的操作 77
4.1.2有关文件的操作 78
4.1.3文件存取权限 81
4.1.4命令处理 82
4.1.5使用vi 84
4.1.6 Linux操作系统简介 89
4.2 Cadence软件 90
4.2.1 EDA厂商简介 90
4.2.2 Cadence软件概述 90
4.3电路图的输入 94
4.3.1建立新库 94
4.3.2电路图编辑窗 96
4.3.3电路图的输入 99
4.3.4电路图的层次化设计 106
4.4习题 109
第5章 CMOS集成电路的版图设计 111
5.1 MOS场效应晶体管的版图实现 112
5.1.1单个MOS管的版图实现 112
5.1.2 MOS管阵列的版图实现 115
5.2版图设计规则 117
5.2.1概述 117
5.2.2 1.5μm硅栅CMOS设计规则 118
5.3版图系统的设置 122
5.3.1建立版图库 122
5.3.2对层选择窗进行设置 125
5.3.3版图编辑窗的设置 129
5.3.4使用Option菜单进行版图编辑窗设置 134
5.4版图的建立 137
5.4.1设置输入层 137
5.4.2屏幕显示画图区 137
5.4.3建立几何图形 138
5.5版图的编辑 149
5.5.1设置层的可视性 149
5.5.2测量距离或长度 149
5.5.3图形显示 150
5.5.4选择目标 151
5.5.5改变图形的层次 152
5.5.6加标记 153
5.6棍棒图 154
5.7版图设计方法概述 155
5.7.1版图设计方法 155
5.7.2层次化设计 156
5.8习题 160
第6章 版图验证 162
6.1概述 162
6.1.1版图验证的项目 162
6.1.2 Cadence的版图验证工具 163
6.1.3版图验证过程简介 164
6.2 Diva DRC规则文件的建立 165
6.3 Dracula规则文件 167
6.3.1 Dracula规则文件的结构 167
6.3.2建立Dracula规则文件 169
6.3.3 Dracula规则文件至Diva规则文件的转换 173
6.4运行Diva DRC 174
6.5运行Dracula DRC 178
6.5.1验证步骤 178
6.5.2结果分析 182
6.6运行Dracula LVS 187
6.6.1 LVS原理 187
6.6.2运行过程 189
6.6.3输出报告解读 193
6.6.4错误的纠正 197
6.7关于ERC 201
6.8习题 202
第7章 外围器件及阻容元件设计 203
7.1特殊尺寸器件的版图设计 203
7.1.1大尺寸器件 203
7.1.2倒比管 207
7.2电阻、电容及二极管的版图设计 208
7.2.1 MOS集成电路中的电阻 208
7.2.2 MOS集成电路中的电容器 210
7.2.3集成电路中的二极管 211
7.3 CMOS集成电路的静电放电保护电路 212
7.4压焊块的版图设计 215
7.5电源和地线的设计 216
7.5.1电源和地线在外围的分布框架 216
7.5.2电源和地线在内部的分布 217
7.6习题 217
第8章 模拟和双极型集成电路的版图设计 219
8.1模拟CMOS集成电路 219
8.1.1模拟集成电路和数字集成电路的比较 219
8.1.2 MOS器件的对称性 220
8.1.3无源元件 222
8.1.4连线 224
8.1.5静电放电保护 225
8.1.6衬底耦合 225
8.2铝栅CMOS集成电路 226
8.2.1铝栅CMOS集成电路的版图设计 226
8.2.2铝栅CMOS集成电路版图实例 228
8.3双极型集成电路 231
8.3.1双极型晶体管的版图图形 231
8.3.2双极型集成电路版图设计的原则和步骤 234
8.4习题 235
第9章 版图设计技巧和实例 236
9.1人工全定制版图设计方法 236
9.2常用版图设计技巧 238
9.3版图实例 241
9.3.1 CMOS门电路 241
9.3.2 CMOS SRAM单元及阵列 243
9.3.3 CMOS D触发器 244
9.3.4 CMOS放大器 246
9.3.5双极集成电路 250
9.4习题 256
附录 257
附录A 0.6μm工艺设计规则（0.6μm Technolo-gy Topological Design Rule） 257
附录B 1.5μm硅栅CMOS divaDRC规则文件（1.5 μm Si-Gate CMOSdivaDRC.rul） 272
附录C 1.5 μm硅栅CMOS N阱单层多晶双层金属LVS Dracula规则文件（1.5 μmSi-Gate CMOS Nwell SPDM LVSDracula File） 277
附录D Dracula规则文件的部分命令 279
附录E 半导体器件符号对照表 297
附录F 逻辑符号对照表 298
参考文献 299