第1章绪论 1
1.1集成电路的发展 3
1.2本书概述 12
第2章CMOS集成电路的功耗来源 16
2.1动态开关功耗 16
2.2泄漏功率 19
2.2.1亚阈值漏电流 19
2.2.2栅氧漏电流 25
2.3短路功率 35
2.4静态直流功率 39
第3章电源电压和阈值电压的缩放技术 41
3.1动态电源电压缩放 44
3.2多电源电压CMOS 46
3.3阈值电压缩放 49
3.3.1体偏置技术 53
3.3.2多阈值电压CMOS 68
3.4多电源和多阈值电压CMOS 71
3.5动态电源和阈值电压缩放 74
3.6多电压和多时钟域电路 76
3.7小结 77
第4章低压电源 79
4.1线性DC-DC变换器 81
4.2开关电容DC-DC变换器 84
4.3开关型DC-DC变换器 85
4.3.1降压变换器的工作原理 85
4.3.2开关型DC-DC变换器的功率降低技术 88
4.4小结 89
第5章片上集成的降压变换器 91
5.1降压变换器的电路模型 92
5.1.1与MOSFET相关的功率损耗 93
5.1.2与滤波电感相关的功率损耗 94
5.1.3与滤波电容相关的功率损耗 95
5.1.4降压变换器的总功耗 95
5.2降压变换器的效率分析 95
5.2.1全局最大效率的电路分析 96
5.2.2有限滤波电容的电路分析 99
5.2.3输出电压纹波限制 100
5.3仿真结果 103
5.4小结 104
第6章低电压摆幅单片式DC-DC变换器 105
6.1低电压摆幅降压变换器的电路模型 106
6.1.1MOSFET的功耗 106
6.1.2MOSFET的模型 109
6.1.3滤波电感的功耗 109
6.2低电压摆幅的降压变换器的分析 110
6.2.1全局最大效率的满摆幅电路分析 111
6.2.2全局最大效率的低摆幅电路分析 112
6.3小结 115
第7章高输入电压降压型DC-DC变换器 117
7.1共源共栅桥电路 119
7.1.1输入电压高达2Vmax的共源共栅桥电路 119
7.1.2输入电压高达3Vmax的共源共栅桥电路 120
7.1.3输入电压高达4Vmax的共源共栅桥电路 120
7.2高输入电压单片式开关DC-DC变换器 123
7.2.1共源共栅DC-DC变换器的工作原理 123
7.2.2输入电压高达2Vmax的DC-DC变换器的效率特性 125
7.2.3输入电压高达3Vmax的DC-DC变换器的效率特性 126
7.3小结 127
第8章多电源电压集成电路内的信号传输 129
8.1高速、低功率电压接口电路 130
8.2电压接口电路的仿真结果 131
8.3实验结果 134
8.4小结 135
第9章带有可变阈值保持管的多米诺逻辑电路 136
9.1标准多米诺逻辑电路 137
9.1.1标准多米诺逻辑电路原理 137
9.1.2抗噪声干扰、延时和能量折中 139
9.2可变阈值电压保持管多米诺逻辑电路 141
9.2.1可变阈值电压保持管 142
9.2.2动态体偏置发生器 143
9.3仿真结果 144
9.3.1带有可变阈值电压保持管的多输出多米诺进位产生器 144
9.3.2带有可变阈值电压保持管的时钟延时多米诺逻辑 149
9.3.3动态体偏置产生器的能量开销 151
9.4正向和反向体偏置保持管多米诺逻辑 153
9.4.1带有正向和反向体偏置保持管的时钟延时多米诺逻辑 153
9.4.2应用于保持晶体管的正向和反向体偏置的技术缩放特性 156
9.5小结 157
第10章动态电路亚阈值漏电流特性 159
10.1与状态相关的亚阈值漏电流特性 160
10.2抗噪声能力 165
10.3在活动模式时的功率和延时特性 168
10.4双阈值电压CMOS电路 170
10.5小结 173
第11章睡眠开关双阈值多米诺逻辑 175
11.1现有的睡眠模式电路技术 176
11.2使用睡眠开关的双阈值多米诺逻辑 178
11.3仿真结果 179
11.3.1亚阈值泄漏能量的减小 180
11.3.2多米诺逻辑电路里的堆叠效应 181
11.3.3活动模式时的延迟和功率降低 183
11.3.4睡眠／唤醒的延迟和能量开销 184
11.4抗噪声补偿 187
11.5小结 190
第12章总结 192
参考文献 197