第1章 高速电路PCB概述 3
1.1高速信号 3
1.1.1高速的界定 4
1.1.2高速信号的频谱 4
1.1.3高速电路与射频电路的区别 5
1.2无源器件的射频特性 5
1.2.1金属导线和走线 6
1.2.2电阻 7
1.2.3电容 7
1.2.4电感和磁珠 7
1.3PCB基础概念 8
1.4高速电路设计面临的问题 11
1.4.1电磁兼容性 11
1.4.2信号完整性 11
1.4.3电源完整性 12
第2章 高速电路电磁兼容 13
2.1电磁兼容的基本原理 13
2.1.1电磁兼容概述 13
2.1.2电磁兼容标准 15
2.1.3电磁兼容设计的工程方法 18
2.2电磁干扰 19
2.2.1电磁干扰概述 19
2.2.2电磁干扰的组成要素 20
2.3地线干扰与接地技术 21
2.3.1接地的基础知识 21
2.3.2接地带来的电磁兼容问题 23
2.3.3各种实用接地方法 24
2.3.4接地技术概要 27
2.4干扰滤波技术 27
2.4.1共模和差模电流 27
2.4.2干扰滤波电容 28
2.4.3滤波器的安装 31
2.5电磁屏蔽技术 32
2.5.1电磁屏蔽基础知识 32
2.5.2磁场的屏蔽 34
2.5.3电磁密封衬垫 34
2.5.4截止波导管 36
2.6PCB的电磁兼容噪声 37
2.6.1PCB线路上的噪声 37
2.6.2PCB的辐射 39
2.6.3PCB的元器件 41
2.7本章小结 44
第3章 高速电路信号完整性 46
3.1信号完整性的基础 46
3.1.1信号完整性问题 46
3.1.2高速电路信号完整性问题的分析工具 48
3.2传输线原理 50
3.2.1PCB中的传输线结构 51
3.2.2传输线参数 51
3.2.3传输线模型 52
3.3时序分析 55
3.3.1传播速度 55
3.3.2时序参数 56
3.3.3时序设计目标和应用举例 57
3.4反射 59
3.4.1瞬态阻抗及反射 60
3.4.2反弹 61
3.4.3上升沿对反射的影响 64
3.4.4电抗性负载反射 65
3.5串扰 69
3.5.1串扰现象 69
3.5.2容性耦合和感性耦合 70
3.5.3串扰的模型描述 70
3.5.4串扰噪声分析 72
3.5.5互连参数变化对串扰的影响 76
3.6本章小结 78
第4章 高速电路电源完整性 80
4.1电源完整性问题概述 81
4.1.1芯片内部开关噪声 83
4.1.2芯片外部开关噪声 84
4.1.3减小同步开关噪声的其他措施 85
4.1.4同步开关噪声总结 86
4.2电源分配网络系统设计 87
4.2.1PCB电源分配系统 88
4.2.2电源模块的模型 88
4.2.3去耦电容的模型 89
4.2.4电源/地平面对的模型 93
4.3本章小结 93
第5章 去耦和旁路 95
5.1去耦和旁路特性 95
5.2去耦和旁路电路属性参数 96
5.2.1能量储存 96
5.2.2阻抗 96
5.2.3谐振 97
5.2.4其他特性 98
5.3电源层和接地层电容 99
5.4电容选择举例 100
5.4.1去耦电容的选择 100
5.4.2大电容的选择 102
5.4.3选择电容的其他考虑因素 104
5.5集成芯片内电容 105
5.6本章小结 106
第6章 高速电路PCB的布局和布线 107
6.1走线与信号回路 107
6.1.1PCB的走线结构 107
6.1.2网络、传输线、信号路径和走线 108
6.1.3“地”、返回路径、镜像层和磁通最小化 109
6.2返回路径 111
6.2.1返回电流的分布 111
6.2.2不理想的参考平面 111
6.2.3参考平面的切换 112
6.2.4地弹 114
6.3高速PCB的叠层设计 115
6.3.1多层板叠层设计原则 115
6.3.2尽量使用多层电路板 117
6.3.36层板叠层配置实例 118
6.4高速PCB的分区 118
6.4.1高速PCB的功能分割 118
6.4.2混合信号PCB的分区设计 119
6.5高速PCB的元件布局 121
6.5.1布线拓扑和端接技术 122
6.5.2如何选择端接方式 126
6.5.3端接的仿真分析 126
6.6高速PCB布线策略和技巧 128
6.6.1过孔的使用 128
6.6.2调整走线长度 130
6.6.3拐角走线 130
6.6.4差分对走线 131
6.6.5走线的3-W原则 132
6.7本章小结 132
第7章 现代高速PCB设计方法及EDA 137
7.1现代高速PCB设计方法 137
7.1.1传统的PCB设计方法 137
7.1.2基于信号完整性分析的PCB设计方法 138
7.2高速互连仿真模型 139
7.2.1SPICE模型 139
7.2.2IBIS模型 140
7.2.3Verilog-AMS/VHDL-AMS模型 146
7.2.4三种模型的比较 147
7.2.5传输线模型 148
7.3常用PCB设计软件 148
7.3.1Protel 149
7.3.2OrCAD 149
7.3.3ZUKEN CR5000 150
7.3.4Cadence Allegro系统互连设计平台 150
7.3.5Mentor Graphics PADS 151
7.4本章小结 152
第8章 PowerLogic &PowerPCB——高速电路设计 153
8.1PADS软件套装 153
8.2PowerLogic——原理图设计 154
8.2.1PowerLogic的用户界面 154
8.2.2建立一个新的设计 156
8.2.3环境参数设置 157
8.2.4添加、删除和复制元件 159
8.2.5PADS元件库与新元件的创建 160
8.2.6建立和编辑连线 161
8.2.7在PowerLogic下的叠层设置 163
8.2.8在PowerLogic下定义设计规则 163
8.2.9输出网表到PCB 164
8.3PowerPCB——版图设计 165
8.3.1PowerPCB的用户界面 165
8.3.2设计准备 167
8.3.3单位设置 167
8.3.4建立板边框 167
8.3.5设置禁布区 169
8.3.6输入网表 170
8.3.7叠层设计 171
8.3.8定义设计规则 172
8.3.9颜色设置 177
8.4元件布局 178
8.4.1准备 178
8.4.2散开元器件 179
8.4.3设置网络的颜色和可见性 179
8.4.4建立元件组合 180
8.4.5原理图驱动布局 181
8.4.6放置连接器 182
8.4.7顺序放置电阻 183
8.4.8使用查找（Find）命令放置元件 183
8.4.9极坐标方式放置（Radial Placement）元件 184
8.4.10布局完成 185
8.5布线 186
8.5.1布线准备 186
8.5.2几种布线方式 189
8.5.3布线完成 195
8.6定义分割/混合平面层 195
8.6.1选择网络并指定不同的显示颜色 195
8.6.2设置各层的显示颜色和平面层的属性 196
8.6.3定义平面层区域 196
8.6.4定义平面层的分隔 197
8.6.5灌注平面层 197
8.6.6初步完成PCB设计 197
8.7本章小结 198
第9章 HyperLynx信号完整性及EMC分析 199
9.1HyperLynx软件 199
9.2LineSim布线前仿真 200
9.2.1利用LineSim进行反射分析 200
9.2.2利用LineSim进行EMC/EMI分析 209
9.2.3传输线损耗仿真 210
9.2.4利用LineSim进行串扰分析 211
9.3BoardSim布线后分析 216
9.3.1生成BoardSim电路板 216
9.3.2BoardSim的批处理板级分析 217
9.3.3BoardSim的交互式仿真 222
9.3.4BoardSim端接向导 225
9.3.5BoardSim串扰分析 227
9.4本章小结 228
第10章 实例——基于信号完整性分析的高速数据采集系统的设计 229
10.1系统组成 229
10.1.1AD9430芯片简介 230
10.1.2CPLD芯片简介 230
10.1.3USB2.0设备控制芯片——CY7C68013 231
10.1.4SDRAM 231
10.2基于信号完整性的系统设计过程 231
10.2.1原理图的信号完整性设计 231
10.2.2PCB的信号完整性设计 233
10.3设计验证 238
10.3.1差分时钟网络仿真 238
10.3.2数据通道仿真 239
10.4本章小结 239
附录A常用导体材料的特性参数 241
附录B常用介质材料的特性参数 242
附录C变化表 243
附录D国际单位的前缀 244
参考文献 245