第1章 逻辑代数基础 1
1.1概述 1
1.1.1数字信号和数字化 1
1.1.2二进制数和编码 2
1.2逻辑代数的运算规则 7
1.2.1三种基本运算 8
1.2.2基本公式和常用公式 9
1.2.3基本规则 11
1.3逻辑函数及其表示方法 12
1.3.1逻辑函数 12
1.3.2逻辑函数的几种表示方法 13
1.3.3几种表示方法之间的转换 15
1.3.4逻辑函数的两种标准形式 16
1.4逻辑函数的公式化简法 20
1.4.1逻辑函数的最简形式 20
1.4.2逻辑函数的公式化简法 20
1.5逻辑函数的卡诺图化简法 22
1.5.1卡诺图的结构 22
1.5.2逻辑函数的卡诺图 24
1.5.3用卡诺图化简逻辑函数 25
1.6具有约束的逻辑函数及其化简 27
1.6.1约束和约束条件 27
1.6.2具有约束项的逻辑函数的化简 28
本章小结 29
习题 29
第2章 门电路 34
2.1概述 34
2.1.1什么是门电路？ 34
2.1.2高电平、低电平与正、负逻辑 34
2.1.3数字集成电路的集成度及分类 34
2.2半导体二极管、三极管和MOS管的开关特性 35
2.2.1理想开关的开关特性 35
2.2.2半导体二极管的开关特性 35
2.2.3二极管开关等效电路 37
2.2.4半导体三极管的开关特性 38
2.2.5MOS管的开关特性 40
2.3CMOS门电路 43
2.3.1CMOS反相器 43
2.3.2CMOS与非门、或非门、与门和或门 47
2.3.3CMOS与或非门 50
2.3.4CMOS传输门、三态门和漏极开路门 51
2.3.5CMOS电路产品简介及使用中应注意的问题 53
2.4TTL集成门电路 54
2.4.1TTL反相器 54
2.4.2TTL与非门、或非门、与门、或门、与或非门和异或门 59
2.4.3TTL集电极开路门和三态门 62
2.4.4TTL集成电路 66
2.5TTL电路与CMOS电路的接口 66
2.5.1用TTL电路驱动CMOS电路 67
2.5.2用CMOS电路驱动TTL电路 68
本章小结 69
习题 69
第3章 组合逻辑电路 76
3.1概述 76
3.1.1组合逻辑电路概念 76
3.1.2组合逻辑电路的方框图及特点 76
3.1.3组合逻辑电路逻辑功能表示方法 76
3.1.4组合逻辑电路分类 77
3.2组合逻辑电路的分析方法 77
3.3组合逻辑电路的设计方法 78
3.4常用中规模标准组合模块电路 80
3.4.1中规模标准组合模块电路概念 80
3.4.2加法器 80
3.4.3乘法器 84
3.4.4数值比较器 85
3.4.5编码器 89
3.4.6译码器 93
3.4.7数据选择器 100
3.4.8数据分配器 102
3.5用中规模集成电路实现组合逻辑函数 104
3.5.1用集成数据选择器实现组合逻辑函数 104
3.5.2用译码器实现组合逻辑函数 105
3.5.3用加法器实现组合逻辑函数 106
3.6组合电路中的竞争冒险 108
3.6.1组合电路中的竞争冒险现象 108
3.6.2组合电路中的竞争冒险判别方法 109
3.6.3组合电路中的竞争冒险消除方法 109
本章小结 110
习题 111
第4章 集成触发器 115
4.1RS触发器及锁存器 115
4.1.1基本RS触发器 115
4.1.2锁存器 120
4.1.3时钟控制RS触发器 120
4.2JK触发器 122
4.2.1主从JK触发器 123
4.2.2边沿JK触发器 126
4.3D触发器和T触发器 127
4.3.1D触发器 127
4.3.2T触发器 128
4.3.3触发器之间的转换 129
4.3.4触发器的实用电路 131
4.4触发器的应用 132
4.4.1寄存器 132
4.4.2异步计数器 136
4.4.3触发器的动态特性 139
本章小结 140
习题 141
第5章 时序逻辑电路 146
5.1同步时序电路分析 146
5.1.1时序电路的结构和分类 146
5.1.2时序电路的基本分析方法 147
5.1.3时序电路的分析举例 148
5.2同步时序电路的设计 152
5.2.1同步时序电路设计的一般步骤 153
5.2.2同步时序电路设计举例 154
5.3中规模标准时序模块电路 159
5.3.1寄存器和移位寄存器 159
5.3.2同步计数器 165
5.3.3异步计数器 172
5.4用中规模标准模块电路构成时序电路 175
5.4.1任意进制计数器 175
5.4.2移位寄存器型计数器 183
5.4.3序列信号发生器和检测器 187
5.4.4控制器 190
本章小结 192
习题 193
第6章 可编程逻辑器件 202
6.1概述 202
6.2可编程只读存储器 203
6.2.1只读存储器（ROM） 203
6.2.2可编程只读存储器 204
6.2.3用ROM实现组合逻辑电路 206
6.3低密度的可编程逻辑器件（SPLD） 207
6.3.1可编程逻辑阵列（PLA） 207
6.3.2可编程阵列逻辑（PAL） 208
6.3.3通用阵列逻辑（GAL） 209
6.4高密度的可编程逻辑器件（HDPLD） 211
6.4.1CPLD 212
6.4.2现场可编程门阵列FPGA 215
6.5随机存取存储器（RAM） 223
本章小结 226
习题 226
第7章 Verilog HDL硬件描述语言 228
7.1概述 228
7.2Verilog HDL的程序结构 229
7.2.1模块的概念和结构 229
7.2.2模块的描述方法 230
7.3词法 232
7.3.1间隔符与注释符 232
7.3.2数值 232
7.3.3字符串 233
7.3.4标识符和关键字 234
7.4数据类型及常量、变量 234
7.4.1参数常量 234
7.4.2变量 235
7.5运算符和表达式 237
7.5.1运算符 237
7.5.2运算符优先级排序 240
7.6编译预处理指令 240
7.7数据流描述风格：assign语句 241
7.8行为描述风格及主要描述语句 242
7.8.1过程结构 242
7.8.2过程赋值语句 244
7.8.3条件分支语句 245
7.8.4循环控制语句 248
7.8.5任务（task）与函数（function） 250
7.9结构描述风格 252
7.9.1内置基本门级元件 252
7.9.2门级建模的例子 253
7.10设计举例和设计技巧 254
7.10.1常用组合电路的设计 254
7.10.2常用时序电路的设计 258
7.10.3综合实例 261
7.11MAX+PLUSⅡ软件不支持的数据类型和语句 267
本章小结 268
习题 268
第8章 脉冲的产生和整形电路 270
8.1概述 270
8.1.1脉冲信号及特性参数 270
8.1.2555定时器 271
8.2多谐振荡器 273
8.2.1555定时器构成的多谐振荡器 273
8.2.2石英晶体多谐振荡器 276
8.2.3环形振荡器 278
8.2.4多谐振荡器的应用 279
8.3施密特触发器 280
8.3.1555定时器构成的施密特触发器 280
8.3.2集成施密特触发器 282
8.3.3施密特触发器的应用 284
8.4单稳态触发器 286
8.4.1555定时器构成的单稳态触发器 286
8.4.2集成单稳态触发器 288
8.4.3单稳态触发器的应用 292
本章小结 294
习题 294
第9章 数模（D／A）和模数（A／D）转换电路 298
9.1概述 298
9.2D／A转换器（DAC） 299
9.2.1D／A转换器的工作原理 299
9.2.2D／A转换器的转换精度、速度和主要参数 302
9.2.3集成DAC电路 303
9.3A／D转换器（ADC） 304
9.3.1模数转换基本原理 304
9.3.2并联比较型ADC 306
9.3.3逐次渐近型ADC 309
9.3.4双积分型ADC 311
9.3.5ADC的转换精度和转换速度 313
9.3.6集成ADC 314
9.3.7ADC与DAC的选用 315
本章小结 318
习题 319
附录 321
附录一 常用逻辑符号对照表 321
附录二 数字集成电路的型号命名法 322
附录三 常用标准集成电路器件索引 323
参考文献 326