第1部分 电磁兼容基本原理第1章 电磁兼容概述 1
1.1 电磁兼容设计 1
1.2 电磁兼容常用术语 2
1.3 电磁兼容组织和标准 8
1.3.1 电磁兼容组织 8
1.3.2 电磁兼容标准 9
1.4 电磁兼容测试 13
1.4.1 电磁兼容测试项目 13
1.4.2 电磁兼容测试场地 14
1.4.3 电磁兼容测试设备 19
1.5 电磁兼容与TEMPEST 23
第2章 电磁兼容基础理论 25
2.1 电磁干扰三要素 25
2.1.1 电磁干扰的性质 25
2.1.2 电磁干扰源 26
2.1.3 耦合途径 27
2.1.4 敏感设备 28
2.2 传导耦合 28
2.2.1 直接传导耦合 29
2.2.2 公共阻抗耦合 30
2.3 辐射耦合 31
2.3.1 辐射场区的划分 31
2.3.2 电流元和磁流元辐射 32
2.3.3 本征阻抗 33
2.4 电磁兼容控制技术 33
2.4.1 传输通道抑制 34
2.4.2 空间分离 36
2.4.3 时间分隔 37
2.4.4 频率管理 37
2.4.5 电气隔离 38
2.5 电磁兼容控制技术在IC封装中的应用 38
第3章 电磁兼容设计技术 41
3.1 接地技术 41
3.1.1 地线阻抗的计算 41
3.1.2 信号地和安全地 43
3.1.3 地环路干扰及其解决方案 46
3.1.4 接地方式 49
3.2 滤波技术 52
3.2.1 差模干扰和共模干扰 52
3.2.2 滤波器的类型和性能指标 54
3.2.3 典型的低通滤波器模型 56
3.2.4 无源滤波器 58
3.2.5 有源滤波器 70
3.3 电磁屏蔽 74
3.3.1 电磁屏蔽的分类 74
3.3.2 屏蔽效能的定义及计算 76
3.3.3 孔洞的电磁泄露及其解决方案 79
3.3.4 缝隙的电磁泄露及其解决方案 80
3.3.5 截止波导管的原理与应用 82
第2部分 PCB设计基础第4章 PCB设计概述 84
4.1 PCB的历史和类型 84
4.1.1 PCB的历史 84
4.1.2 PCB的类型 85
4.2 PCB的组成结构 87
4.2.1 PCB的工作层面 87
4.2.2 元器件封装 88
4.2.3 铜膜导线 89
4.2.4 焊盘和过孔 90
4.3 PCB的叠层 91
4.4 PCB的设计流程 94
4.4.1 PCB绘制设计的流程 95
4.4.2 PCB加工设计的流程 99
4.5 PCB的基本工艺 102
4.5.1 基板选择 102
4.5.2 制造工艺 104
4.5.3 表面贴装技术 106
第5章 PCB传输线 111
5.1 传输线理论 111
5.1.1 均匀传输线方程 111
5.1.2 传输线的传输特性参数 113
5.1.3 无损耗传输线的工作状态 115
5.1.4 传输线的应用 116
5.2 有损传输线 117
5.2.1 传输线电阻和损耗 117
5.2.2 传输线的集肤效应 118
5.2.3 邻近效应和介质损耗 120
5.2.4 普通点对点布线的缺点 121
5.3 传输线效应 122
5.3.1 传输线效应分析 122
5.3.2 传输线效应的表现形式 123
5.4 常见传输线的计算 126
5.4.1 同轴线和双绞线 126
5.4.2 微带线 127
5.4.3 带状线 129
第6章 PCB基本电路元器件 131
6.1 电阻元件 131
6.1.1 常见的电阻元件 132
6.1.2 电阻的主要参数 134
6.1.3 电阻的检测 136
6.1.4 电阻的简单计算 137
6.2 电容元件 138
6.2.1 电解电容 139
6.2.2 其他介质电容 140
6.2.3 电容的主要参数 141
6.2.4 电容的检测 143
6.2.5 电容元件的选用 145
6.2.6 电容的简单计算 145
6.3 电感元件 146
6.3.1 常用的电感元件 147
6.3.2 电感的检测 147
6.3.3 电感的简单计算 148
6.3.4 铁氧体和铁氧体磁珠 148
6.4 基本有源器件 149
6.4.1 二极管 150
6.4.2 双极型晶体管 154
6.4.3 场效应晶体管 156
6.4.4 双极型晶体管和场效应晶体管的比较 157
第3部分 PCB的电磁兼容设计第7章 PCB的电磁兼容设计原则 158
7.1 PCB的抗电磁干扰设计原则 158
7.1.1 电源设计 158
7.1.2 接地设计 159
7.1.3 元器件配置 160
7.1.4 去耦电容设计 161
7.1.5 其他通用设计原则 162
7.2 PCB的元器件选择原则 162
7.2.1 基本电路元件 163
7.2.2 集成电路 165
7.2.3 微控制单元 166
7.3 PCB的元器件布局原则 166
7.4 PCB的布线原则 168
7.4.1 PCB的基本特性 168
7.4.2 布线技术 169
7.4.3 PCB布线的通用规则 170
7.4.4 PCB的其他布线规则 171
7.5 模拟／数字混合PCB的设计原则 172
7.6 PCB设计时的电路措施 174
7.7 PCB的可测试性设计原则 174
第8章 旁路与去耦 176
8.1 电路的谐振 176
8.1.1 串联谐振电路 176
8.1.2 并联谐振电路 177
8.2 电容的物理特性 178
8.2.1 电容的频率特性 178
8.2.2 电容并联特性及反谐振 179
8.2.3 电容介质和电压对电容的影响 181
8.2.4 温度对电容的影响 181
8.2.5 封装对电容的影响 182
8.3 电容的计算和选取 183
8.3.1 旁路电容和去耦电容 183
8.3.2 大容量电容 185
8.4 电容的布局 186
8.4.1 去耦电容的布局 187
8.4.2 大容量电容的布局 188
第9章 PCB的电磁兼容设计实践 189
9.1 分割 189
9.2 PCB走线 190
9.2.1 特性阻抗 190
9.2.2 阻抗控制 190
9.2.3 阻抗匹配 192
9.2.4 保护走线和分流走线 195
9.2.5 3W规则 196
9.3 多层PCB的电磁兼容设计 197
9.3.1 电源和地的设计 197
9.3.2 多层PCB的布线 198
9.3.3 层的分配 199
9.3.4 设计规则 200
9.4 高速PCB的电磁兼容设计 202
9.4.1 传输线效应的解决方案 202
9.4.2 高速PCB的布线 203
9.4.3 高速PCB中的时钟电路设计 206
9.4.4 高速PCB中的通孔设计 210
9.5 射频PCB的电磁兼容设计 212
9.5.1 射频PCB的材料选择 212
9.5.2 射频PCB的设计措施 213
9.5.3 射频PCB的分区 214
9.5.4 射频电路模块的设计准则 217
第4部分 PCB的信号完整性分析第10章 PCB的信号完整性设计 219
10.1 信号完整性问题 219
10.2 信号完整性问题——反射 222
10.2.1 反射的形成机理 222
10.2.2 反射抑制的解决方案——端接技术 223
10.2.3 反射抑制的走线 228
10.3 信号完整性问题——串扰 230
10.3.1 容性耦合和感性耦合 230
10.3.2 串扰的影响因素 232
10.3.3 串扰的特性 233
10.3.4 串扰抑制的解决方案 234
10.4 信号完整性分析模型 234
10.4.1 SPICE模型 235
10.4.2 IBIS模型 235
第11章 PCB的电源完整性设计 238
11.1 电源完整性问题 238
11.1.1 电源完整性概述 238
11.1.2 电源系统的波动原因 239
11.2 同步开关噪声 239
11.2.1 芯片内开关噪声及抑制方法 240
11.2.2 芯片外开关噪声（地弹）及抑制方法 241
11.3 电源分配设计 243
11.4 PCB的回流设计 243
11.4.1 PCB的回流类型 243
11.4.2 分割电源平面与EMI的仿真 244
第12章 Hyperlynx的仿真应用 249
12.1 Hyperlynx的启动 249
12.2 LineSim仿真 250
12.2.1 LineSim的仿真流程 250
12.2.2 时钟网络的SI分析 260
12.2.3 时钟网络的EMC分析 264
12.2.4 LineSim中的串扰仿真 268
12.3 BoardSim仿真 273
12.3.1 BoardSim的仿真流程 273
12.3.2 应用批处理模式进行快速整板分析 284
12.3.3 应用批处理模式进行详细分析 286
12.3.4 BoardSim的交互式仿真 293
12.3.5 BoardSim中的串扰仿真 297
12.4 多板仿真 304
12.4.1 创建一个多板项目文件 304
12.4.2 对多板文件进行SI分析 307
参考文献 310