第1章 绪论 1
1.1 数字信号处理(DSP)概述 1
1.2 FPGA 技术 2
1.2.1 按颗粒度分类 3
1.2.2 按技术分类 6
1.2.3 FPL 的基准 7
1.3 DSP 的技术要求 8
1.4 设计实现 10
1.4.1 FPGA 的结构 13
1.4.2 Altera EPF10K20RC240-4 15
1.4.3 案例研究：频率合成器 17
1.5 练习 22
第2章 计算机算法 24
2.1 概述 24
2.2 数字表示法 24
2.2.1 定点数 25
2.2.2 非传统定点数 27
2.2.3 浮点数 36
2.3 二进制加法器 39
2.3.1 流水线加法器 39
2.3.2 模加法器 43
2.4 二进制乘法器 44
2.5 乘-累加器(Multiply-Accumulator，MAC)与乘积之和(Sum of Product，SOP) 49
2.5.1 分布式算法基础 50
2.5.2 有符号的 DA 数制 52
2.5.3 改进的 DA 解决方案 54
2.6 利用 CORDIC 计算特殊函数 55
2.7 练习 63
第3章 有限脉冲响应(FIR)数字滤波器 66
3.1 数字滤波器 66
3.2 FIR 理论 66
3.2.1 具有转置结构的 FIR 滤波器 67
3.2.2 FIR 滤波器的对称性 70
3.2.3 线性相位 FIR 滤波器 71
3.3 设计 FIR 滤波器 72
3.3.1 直接窗函数设计方法 73
3.3.2 等同纹波设计方法 75
3.4 常系数 FIR 设计 76
3.4.1 直接 FIR 设计 77
3.4.2 具有转置结构的 FIR 滤波器 80
3.4.3 采用分布式算法的 FIR 滤波器 82
3.5 练习 97
第4章 无限脉冲响应(IIR)数字滤波器 99
4.1 IIR 理论 101
4.2 IIR 系数的计算 103
4.3 IIR 滤波器的实现 106
4.3.1 有限字长效应 109
4.3.2 滤波器增益系数的最优化 110
4.4 快速 IIR 滤波器 111
4.4.1 时域交叉 111
4.4.2 群集利分散预先考虑的流水线技术 114
4.4.3 IIR 抽取设计 115
4.4.4 并行处理 116
4.4.5 采用 RNS 的 IIR 设计 119
4.5 练习 119
第5章 多级信号处理 121
5.1 抽取和插值 121
5.1.1 Noble 恒等式 123
5.1.2 用有理数因子进行采样速率转换 124
5.2 多相分解 124
5.2.1 递归 IIR 抽取器 128
5.2.2 快行 FIR 滤波器 129
5.3 Hogenauer CIC 滤波器 131
5.3.1 单级 CIC 案例研究 132
5.3.2 多级 CIC 滤波器理论 134
5.3.3 幅值与混叠畸变 139
5.3.4 Hogenaur“剪除”理论 140
5.3.5 CIC RNS 设计 145
5.4 多级抽取器 147
5.5 作为通频带抽取器的频率采样滤波器 149
5.6 滤波器组 152
5.6.1 均匀 DFT 滤波器组 153
5.6.2 双信道滤波器组 156
5.7 小波分析 169
5.8 练习 175
第6章 傅立叶变换 178
6.1 离散傅立叶变换算法 179
6.1.1 用 DFT 近似傅立叶变换 179
6.1.2 DFT 的属性 180
6.1.3 Goertzel 算法 183
6.1.4 Bluestein Chirp-z 变换 183
6.1.5 Rader 算法 186
6.1.6 Winograd DFT 算法 191
6.2 快速傅立叶变换(Fast Fourier Transform，FFT)算法 193
6.2.1 Cooley-Tukey FFT 算法 194
6.2.2 Good-Thomas FFT 算法 205
6.2.3 Winograd FFT 算法 207
6.2.4 DFT 和 FFT 算法的比较 210
6.3 傅立叶相关的变换 212
6.3.1 利用 DFT 计算 DCT 213
6.3.2 快速直接 DCT 实现 214
6.4 练习 215
第7章 前沿课题 220
7.1 矩形变换和数论变换 220
7.1.1 算术模2b?1 222
7.1.2 采用 NTT 的高效卷积 223
7.1.3 采用 NTT 的快速卷积 223
7.1.4 NTT 的多维索引映射和 Agarwal-Burrus NTT 227
7.1.5 用 NTT 计算 DFT 矩阵 229
7.1.6 NTT 的索引映射 230
7.1.7 用矩形变换计算 DFT 232
7.2 差错控制和加密技术 233
7.2.1 源自编码理论的基本概念 234
7.2.2 分组码 238
7.2.3 卷积码 242
7.2.4 FPGA 的加密技术算法 249
7.3 调制和解调 263
7.3.1 基本的调制概念 263
7.3.2 非相干解调 267
7.3.3 相干解调 272
7.4 练习 279
附录A Verilog 源代码 283
附录B VHDL 和 Verilog 编码 327
B.1 示例列表 329
B.2 参数化的模块库(LPM) 330
B.2.1 参数化的触发器兆函数(lpm_ff) 331
B.2.2 参数化的加法器/减法器兆函数(lpm_add_sub) 333
B.2.3 参数化的乘法器兆函数(lpm_mult) 337
B.2.4 参数化的 ROM 兆函数(lpm_rom) 340
附录C 术语汇编 343
参考文献 349