1 微处理机应用电路设计篇 2
1.1 前言 2
1.2 EPROM规划器电路设计 2
1.2-1 EPROM规划器硬体说明 3
1.2-2 EPROM规划器时序周期控制 7
1.2-3 EPROM规划器控制流程 9
1.2-4 EPROM规划器倍增方式 11
1.3 BI-POLAR PROM规则器电路设计 12
1.4 80行终端机电路设计 15
1.4-1 终端机电路动作方式 15
1.4-2 影像讯号控制电路 18
1.4-2A 点速率及字元时钟 18
1.4-2C 画面记忆体控制电路 21
1.4-2B 水平同步、垂直同步及亮度控制信号 21
1.5 代码起动式RS-232C控制器 22
1.5-1 控制器功能分析 23
1.5-2 控制器硬体结构 23
1.5-3 控制器——MICROMUX电路设计 25
1.5-4 MICROMUX程式设计 27
1.5-4A BASIC控制方法 28
1.5-4B 组合语言控制方法 30
1.6 触音交互式资讯系统 33
1.6-1 双音多重频率触音系统原理 33
1.6-2 DTMF编码器 35
1.6-3 DTMF解码器 35
1.6-4 交互式资讯系统 39
1.6-4A TIMS系统功能介绍 39
1.6-4B TIMS电脑界面电路 42
1.6-4C CH1810电话控制线 45
1.6-4D TIMS界面连线作业 46
1.6-4E CH1810脚位说明 47
1.7 语音辨识系统——LIS'NER1000与APPLE-II 48
1.7-1 GI-SP1000语音合成器功能简介 49
1.7-2 LIS'NER1000语音合成及分析器设计 51
1.7-3 SP-1000程式控制 57
2 静态记忆体应用技术 62
2.1 前言 62
2.2 SRAM工作周期规格 62
2.3 SRAM电路设计 65
2.4 SRAM扩增电路设计 68
2.4-1 CPU记忆容量扩增方式 68
2.4-2 SRAM变为SROM的设计方式 72
3.2 DRAM特性 76
3.1 前言 76
3 动态记忆体应用技术 76
3.3 DRAM控制时序 78
3.3-1 DRAM动作周期 78
3.3-2 DRAM读资料周期 80
3.3-3 DRAM早写资料周期 81
3.3-4 读修改写入资料周期 82
3.3-5 RAS更新资料周期 83
3.3-6 PAGE读资料周期 84
3.3-7 半位元组模式周期 84
3.3-8 自动更新周期 85
3.3-9 隐藏式更新周期 86
3.3-10 CAS前RAS更新周期 87
3.4 DRAM硬体设计及时序控制 87
3.4-1 Z80A64K DRAM硬体界面 88
3.4-2 较慢速度的DRAM控制方式 90
3.4-3 DRAM时序控制实例 91
3.5 64K DRAM设计实例 94
4 串列资讯传输技术 100
4.1 引言 100
4.2 EIA RS-232C串列式传输界面 100
4.2-1 界面特性 100
4.2-2 界面信号 101
4.2-3 电气特性及物理规格 102
4.2-4 数据机工作原理 103
4.2-4A 数位信号调变方式 103
4.2-4B 数据机传输类别 106
4.2-4C 传输速率——鲍（BAUD）及B.P.S 107
4.3 EIA RS-422与EIA RS-423界面 109
4.3-1 RS-232C使用数位信号驱动器——SN75188 110
4.3-2 RS-232C使用数位信号接收器——SN75189 111
4.3-3 RS-422使用数位信号驱动器——SN75159 111
4.3-4 RS-422使用数位信号接收器——SN75157 112
4.3-5 RS-423使用数位信号驱动器——μA9636 112
4.3-6 RS-423使用数位信号接收器——μA9637 113
4.3-7 EIA名型界面特性比较 114
4.3-7A 单端点式传输 114
4.3-7B 差动式传输 115
4.3-7C EIA界面特性比较 116
4.4 EIA RS-232C界面类别 117
4.4-1 非同步式界面传输技术 118
4.4-2 非同步式界面设计方法 119
4.4-2A RS-232C设计实例 121
4.4-2B RS-232C自我测试电路设计 168
4.4-2C RS-232C鲍率产生电路设计 178
4.4-2D 程式化鲍率产生器电路设计 180
4.4-2E UART 8251A程式启动方法 185
4.4-3 同步式界面传输技术 188
4.4-3A BSC资讯传输控制字元 189
4.4-3B 资讯中核对错误方法 195
4.4-3C 错误资讯侦测硬体设计 201
4.4-3D BSC中方块侦测字元CRC处理方式 202
5 并列式资讯传输技术 212
5.1 前言 212
5.2 Centronics并列式界面信号功能 212
5.3 印表机控制界面设计 212
5.4 Centronics并列式印表机输入界面设计 253
5.5 多台印表机控制界面设计 303
5.5-1 多工器印表机界面控制电路——MUX-3 303
5.6 印表机界面自我测试电路设计 328
5.7 IEEE488（HPIB，GPIB，IEC-625）界面介绍 337
5.7-1 界面类别 337
5.7-2 IEEE-488界面信号说明 338
5.7-2A 连线信号管理信号线组 339
5.7-2B 交谈信号线组 340
5.7-2C 资料信号线组 341
5.7-2D IEEE-488位址及命令 341
5.8 Centronics印表机缓冲器电路设计 344
5.8-1 硬体结构说明 344
5.8-2 韧体控制流程 345
附录A Z80-SIO技术资料 359
附录B 8251A可程式化的传输界面 411
附录C 动态记忆体DRAM技术资料 425
参考资料 449