第1章 概论 1
1.1 数字信号处理器技术 1
1.1.1 DSP 的发展历程 1
1.1.2 DSP 的特点 2
1.1.3 DSP 结构 2
1.1.4 高速、高性能信号处理 4
1.1.5 DSP 发展趋势 5
1.2 数字信号处理器应用设计 7
1.2.1 DSP 应用领域 7
1.2.2 典型 DSP 系统的构成 8
1.2.3 DSP 系统设计与应用设计问题 9
第2章 ADSP SHARC 系列处理器原理 14
2.1 ADSP SHARC 系列处理器概述 14
2.1.1 ADSP SHARC 系列处理器发展历程 14
2.1.2 ADSP SHARC 系列处理器与 TMS320处理器性能比较 14
2.1.3 ADSP SHARC 系列处理器功能结构图 17
2.2.1 处理单元构成 19
2.2 ADSP SHARC 系列处理器核 19
2.2.2 程序控制器 28
2.2.3 地址产生器与 PM 和 DM 总线 32
2.2.4 寄存器 38
2.2.5 中断逻辑与定时器 45
2.3 ADSP SHARC 系列处理器存储器 49
2.3.1 存储器空间 49
2.3.2 内部存储器、多处理器存储器与外部存储器 50
2.3.3 存储器组织与字长 52
2.3.4 存储器访问 55
2.4 DMA 58
2.4.1 DMA 资源 58
2.4.2 DMA 通道建立与控制寄存器 60
2.4.3 链式 DMA 与二维 DMA 传输 63
2.5 ADSP SHARC 系列处理器链路口 64
2.5.1 链路口资源 64
2.5.2 链路口控制寄存器 66
2.6 ADSP SHARC 系列处理器串行口 69
2.5.3 链路握手信号 69
2.6.1 串行口资源 70
2.6.2 串行口控制寄存器 72
2.6.3 串行口操作模式 76
2.7 主机接口 83
2.7.1 主机对 ADSP SHARC 系列处理器的控制 83
2.7.2 主机对处理器的访问 84
第3章 ADSP SHARC 系列处理器接口设计 88
3.1 存储器接口设计 88
3.1.1 EPROM 接口设计 89
3.1.2 DRAM 的接口设计 90
3.1.3 ADSP-21065L 与 SDRAM 的接口设计 99
3.1.4 FLASH 接口设计 104
3.1.5 双口 RAM 接口设计 112
3.2 主机接口与总线接口设计 115
3.2.1 主机接口设计 115
3.2.2 与计算机总线接口 121
3.3 高速 A/D 应用系统的接口设计 127
3.4 高速 D/A 接口设计 133
3.5 ADSPSHARC 系列处理器链路口的应用 136
3.5.1 链路口的连接方式 137
3.5.2 DSP 间链路口的单向通信 137
3.5.3 利用令牌标志的链路口进行双向通信 145
3.5.4 将链路口扩展为并行口 154
3.5.5 链路口的兼容性 154
3.5.6 关于链路口传输出错的讨论 162
3.6.1 串行口与 AD1819A 的连接 165
3.6 ADSP SHARC 系列处理器串行口的应用 165
3.6.2 通过串行口实现 DSP 之间的多通道通信 174
3.6.3 串行口构成定时器 179
3.6.4 同步串行口实现异步操作 180
3.6.5 串行口设计中的常见问题 186
3.7 ADSP SHARC 系列处理器 FLAG 标志的应用 189
3.7.1 FLAG 标志做中断请求 190
3.7.2 FLAG 标志的应用 191
3.7.3 ADSP-21065L FLAG 标志 193
3.7.4 利用 FLAG 标志实现异步通信 194
3.8 ADSP SHARC 系列处理器 DMA 应用 202
3.8.1 外部口 DMA 操作模式 203
3.8.2 短字 DMA 访问 205
3.8.3 DMA 实现 DSP 与 FLASH 的数据传输 209
3.9 中断 212
3.9.1 中断资源及中断向量表 212
3.9.2 DSP 系统中断电路设计 216
3.9.3 复位中断和复位电路设计 217
3.9.4 中断服务程序设计示例 220
第4章 ADSP SHARC 系列处理器应用系统设计 223
4.1 数字信号处理系统的实现 223
4.1.1 DSP 芯片选择考虑 223
4.1.2 多处理器系统构成 225
4.2 共享总线的紧耦合系统 225
4.2.1 ADSP-21160紧耦合总线多处理器系统的实现方法 226
4.2.2 多片 ADSP-21065L 的多处理器共享总线连接 241
4.3 链路口构成松耦合系统 245
4.4 ADSP SHARC 系列处理器应用系统的程序加载 246
4.4.1 JTAG 加载 247
4.4.2 EPROM 对单片 DSP 的加载 249
4.4.3 FLASH 加载 251
4.4.4 链路口加载 258
4.4.5 单片 EPROM 对多片 DSP 的加载 267
4.5.1 ADSP SHARC 系列处理器的电源配置 278
4.5.2 时钟电路设计 281
4.5.3 片间连接的阻抗匹配问题 283
4.5.4 PCB 设计问题 284
4.5.5 干扰与抗干扰的考虑 287
4.5.6 热设计 289
4.5.7 ADSP SHARC 系列处理器不用引脚的处理 289
4.6 程序设计优化 291
4.6.1 程序设计优化的目的 291
4.6.3 ADSP SHARC 程序优化的基础 292
4.6.2 软件优化途径 292
4.6.4 程序优化举例 293
第5章 ADSP SHARC 系列处理器开发工具与软件设计 297
5.1 VisuaIDSP＋＋概述与程序设计流程 297
5.1.1 VisuaIDSP＋＋概述 297
5.1.2 VisuaIDSP＋＋应用程序开发流程 299
5.2 DSP 汇编语言程序设计 299
5.2.1 汇编程序内容与结构 300
5.2.2 汇编表达式、操作符与数据格式 301
5.2.3 汇编关键字与符号 303
5.2.4 汇编命令与预处理命令 305
5.3 DSP 高级语言程序设计 307
5.3.1 C/C＋＋运行时模式 307
5.3.2 C/C＋＋实时运行库 312
5.4 汇编语言与高级语言的接口 313
5.4.1 C/C＋＋程序调用汇编函数 314
5.4.2 汇编程序调用 C/C＋＋函数 317
5.4.3 C＋＋调用汇编类成员函数 318
5.5 链接描述文件 LDF 320
5.6 集成开发调试环境 IDDE 327
5.6.1 程序开发步骤 327
5.6.2 Debugger 调试工具 333
6.1.1 硬件设计 345
6.1 DSP 与 LCD 点阵的设计 345
6.1.2 软件设计 345
第6章 应用系统设计实例 345
6.1.3 程序设计参考 346
6.2.1 原理 347
6.2.2 信号处理机实现 347
6.2 ADSP SHARC 处理器在雷达信号处理中的应用 347
6.2.3 数字信号处理算法与流程 349
6.3 音频信号处理 350
6.4 滤波器设计 361
附录 A SHARC 元器件引脚说明 368
参考文献 385
4.5 系统设计的有关问题 977