1.1 TMS320系列 1
1.2 TMS320F206简介 2
1.3 F206的主要性能 3
2.1 总线结构 6
2.2 中央处理单元 7
2.2.1 输入比例部分 7
2.2.2 乘法部分 8
2.2.3 中央算术逻辑部分 10
2.2.4 辅助寄存器算术单元（ARAU） 12
2.2.5 状态寄存器ST0和ST1 13
2.3 存储器和I/O空间 15
2.4 程序控制 16
2.5 片内外设 16
2.6 扫描逻辑电路 18
3.1 概述 19
3.2 程序存储器 20
3.3 局部数据存储器 21
3.3.1 数据页0的地址映射 22
3.3.2 与外部局部数据存储器接口 23
3.4 全局数据存储器 23
3.5 引导加载程序 25
3.6 I/O空间 30
3.7 利用HOLD操作实现直接存储器访问 31
3.8 器件专用信息 34
4.1 程序地址的产生 35
4.2 流水线操作 38
4.3 分支、调用及返回 38
4.3.2 有条件的分支、调用及返回 39
4.3.1 无条件的分支、调用及返回 39
4.5 中断 41
4.4 重复单条指令 41
4.5.1 中断操作 42
4.5.2 中断向量 42
4.5.3 可屏蔽中断 43
4.5.4 中断标志寄存器（IFR） 44
4.5.5 中断屏蔽寄存器（IMR） 45
4.5.6 中断控制寄存器（ICR） 46
4.5.7 不可屏蔽中断 48
4.5.8 中断服务程序（ISR） 49
4.5.9 中断延时 50
4.6 复位操作 51
4.7 降低功耗模式 52
4.7.2 在HOLD操作时终止降低功耗模式 53
4.7.1 降低功耗模式的正常终止 53
5.1 立即寻址方式 54
5.2 直接寻址方式 55
5.3 间接寻址方式 58
6.1 指令集概述 62
6.2 指令描述中的符号、缩写及说明 67
6.3 指令描述 71
7.1 片内外设的控制 183
7.2 时钟发生器 184
7.3 CLKOUT1引脚控制CLK寄存器 185
7.4 定时器 186
7.4.1 定时器的操作 187
7.4.2 定时器控制寄存器（TCR） 187
7.4.3 定时器计数器寄存器（TIM）与定时器周期寄存器（PRD） 188
7.4.4 设置定时器中断速率 189
7.4.5 定时器的硬件复位 189
7.5 等待状态产生器 189
7.5.1 利用READY信号产生等待状态 190
7.5.2 利用F206等待状态产生器产生等待状态 190
7.6 通用I/O引脚 191
7.6.1 输入引脚BIO 191
7.6.2 输出引脚XF 192
7.6.3 输入/输出引脚IO0，IO1，IO2，IO3 192
8.1 同步串行口概述 193
8.2 部件与基本操作 193
8.2.1 信号 193
8.2.3 中断 195
8.2.2 FIFO缓存器与寄存器 195
8.2.4 基本操作 196
8.3 端口的控制与复位 196
8.4 FIFO缓存器内容的管理 199
8.5 发送部分的操作 200
8.6 接收部分的操作 203
8.7 查错 205
9.1 异步串行口概述 208
9.2 部件与基本操作 208
9.2.1 信号 209
9.2.2 波特率发生器 209
9.2.3 寄存器 209
9.2.4 中断 210
9.2.5 基本操作 210
9.3.1 异步串行口控制寄存器（ASPCR） 211
9.3 端口的控制与复位 211
9.3.2 I/O状态寄存器（IOSR） 212
9.3.3 波特率除数寄存器（BRD） 213
9.3.4 利用自动波特率检测 214
9.3.5 IO3，IO2，IO1，IO0引脚的使用 214
9.3.6 中断的使用 215
9.4 发送部分的操作 216
9.5 接收部分的操作 216
10.1 概述 218
10.2 仿真电路设计 219
10.3 代码的生成 220
10.3.1 代码生成工具简介 221
10.3.2 代码生成及管理工具的使用 221
10.4.2 调试器各窗口功能说明 224
10.4.1 调试器简介 224
10.4 调试软件的使用 224
10.4.3 常用调试器命令 225
10.5 程序下载 228
11.1 系统简介 230
11.2 系统硬件设计 231
11.2.1 系统硬件结构 231
11.2.2 通用I/O口扩展 231
11.2.3 数据采集 232
11.2.4 打印驱动 234
11.2.5 时钟电路 234
11.2.6 液晶显示器 235
11.2.7 其他电路 237
11.3 系统软件设计与调试 237