第1章 数位电子简介 1
1.0 简介 2
1.1 逻辑功能 2
1.1-1 布耳识别 4
1.2 卡诺图 6
1.2-1 标准形式 9
1.3 积体电路制造技术；整合规则 11
1.3-1 双极积体电路制造步骤 13
1.3-2 MOS积体电路制造步骤 15
1.3-3 整合规则 17
1.4 数位电路性质 18
1.5 理想数位逻辑元件 19
1.6 杂讯与杂讯边限定义 20
1.7 暂态特性定义 21
1.8 数位电路电脑辅助设计 22
1.9 二极体逻辑与可规划逻辑阵列 24
1.10 综合 29
习题 29
第2章 金氧半电晶体 31
2.0 简介 32
2.1 各种MOS制程 32
2.2 MOS电晶体结构与操作 33
2.3 MOS电晶体临界电压 37
2.4 电流电压特性 42
2.5 MOS电晶体的电容 46
2.6 针对MOS电晶体电路模拟的模型 47
2.6-1 SPICE MOSFET模型 48
2.6-2 元件参数测量 50
2.7 MOS电晶体限制 51
2.7-1 电压限制 52
2.7-2 寄生双极电晶体与闩锁 53
2.7-3 制造的参数变化 54
2.7-4 温度效应 54
2.8 综合 55
习题 57
第3章 MOS反相器和闸电路 59
3.0 简介 60
3.1 静态NMOS反相器分析 62
3.1-1 VTC临界点的直接计算 62
3.2 电晶体负载元件 65
3.2-1 饱和增强负载 65
3.2-2 线性增强负载 70
3.2-3 空乏负载 71
3.3 电路规划与电容 76
3.3-1 规划范例与SPICE输入资料 76
3.3-2 人工分析电容计算 80
3.4 交换时间分析与功率延迟积 84
3.4-1 传播延迟时间 84
3.4-2 功率－延迟积 86
3.5 互补MOS（CMOS）反相器分析 87
3.5-1 CMOS反相器直流分析 87
3.5-2 CMOS反相器暂态分析 90
3.5-3 CMOS电路功率－延迟积 92
3.6 NMOS闸电路 92
3.7-1 基本CMOS闸电路 94
3.7 CMOS闸电路 94
3.7-2 4000系列CMOS逻辑族 96
3.7-3 4000B及74COMS逻辑族 96
3.8 动态逻辑电路 97
3.9 MOS电路规格 101
3.9-1 完全缩小 101
3.9-2 固定电压缩小 102
3.9-3 电压与基底浓度缩小 102
3.10 综合 103
习题 105
第4章 半导体二极体 111
4.0 简介 112
4.1 pn接面二极体 113
4.2 平衡障壁电位 114
4.3 空乏区电荷 119
4.3-1 电荷密度 119
4.3-2 电场 119
4.3-3 空乏层全部电荷与宽度 120
4.3-4 空乏层电容 121
4.3-5 线性（或渐变）接面 122
4.3-6 大信号等效电容 123
4.4 顺向偏压pn接面 124
4.5 反向偏压pn接面 129
4.6 二极体交换暂态 130
4.6-1 导通 132
4.6-2 断路 133
4.7-1 长基底二极体 135
4.7 二极体结构 135
4.7-2 短基底二极体 136
4.7-3 个别npn二极体 137
4.7-4 积体电路二极体 138
4.8 电路模拟的二极体模型 138
4.8-1 SPICE二极体模型 138
4.8-2 二极体参数测量 139
4.9 萧基障壁二极体 142
4.10 温度效应 144
4.11 崩溃二极体 146
4.12 综合 147
习题 149
第5章 双极接面电晶体 153
5.1 电晶体顺向主动模式操作 154
5.0 双极接面电晶体 154
5.1-1 物理透视 157
5.1-2 过量少数载子基极电荷 158
5.1-3 顺向过渡时间 159
5.1-4 基极电流 159
5.2 端电流 161
5.3 操作模式 163
5.3-1 顺向主动模式 163
5.3-2 反向主动模式 165
5.3-3 截止模式 165
5.3-4 饱和模式 166
5.4 电路模拟程式BJT模型 169
5.4-1 SPICE BJT模型 169
5.4-2 BJT参数的测量 172
5.5 综合 175
习题 178
第6章 双极电晶体反相器 181
6.0 简介 182
6.1 静态特性 183
6.1-1 电压转移特性 183
6.1-2 逻辑准位图形 186
6.1-3 扇出 186
6.2 电荷控制分析 188
6.2-1 中性基极区域 188
6.2-2 空乏区 199
6.2-3 操作模式 202
6.3 BJT反相器交换时间 209
6.3-1 传播延迟时间 216
6.4 萧基定位反相器 217
6.4-1 静态特性 218
6.4-2 暂态特性 218
6.5 与SPICE比较 218
6.5-1 饱和反相器结果 220
6.5-2 萧基定位反相器结果 222
6.6 综合 222
习题 224
第7章 双极数位闸电路 227
7.0 简介 228
7.1 电阻－电晶体逻辑 229
7.2 二极体－电晶体逻辑 230
7.2-1 修正的DTL 232
7.3 电晶体－电晶体逻辑 234
7.3-1 标准TTL 235
7.3-2 萧基定位TTL 239
7.3-3 低功率萧基定位TTL 242
7.3-4 高等萧基定位TTL 243
7.3-5 TTL闸电路 246
7.4 射极耦合逻辑 248
7.4-1 ECL 10K系列 250
7.4-2 ECL 100K系列 256
7.5 积体注入逻辑 259
7.5-1 标准I2L 260
7.5-2 萧基I2L 264
7.6 积体萧基逻辑 266
7.5-3 萧基电晶体逻辑 266
7.7 介面 268
7.8 综合 273
习题 275
第8章 再生逻辑电路 279
8.0 简介 280
8.1 基本双稳态电路 280
8.2 SR栓锁 282
8.2-1 NOR闸SR栓锁 282
8.2-2 NAND闸SR栓锁 283
8.3 JK正反器 283
8.3-1 JK主－仆正反器 284
8.3-2 JK边缘触发正反器 285
8.4 D正反器 286
8.5 TTL电路 287
8.6 ECL电路 291
8.7 I2L电路 294
8.8 NMOS电路 296
8.9 CMOS电路 299
8.10 正反器电路综合 302
8.11 枢密特触发 302
8.11-1 射极耦合枢密特触发 303
8.11-2 CMOS枢密特触发 305
8.12 多谐振荡器电路 307
8.12-1 CMOS单稳态多谐振荡器 307
8.12-2 CMOS非稳态多谐振荡器 309
8.12-3 TTL单稳态多谐振荡器 310
8.13-1 类似单稳态多谐振荡器操作的定时器 313
8.13 IC计时器 313
8.13-2 类似非稳态多谐振荡器操作的计时器 315
8.14 综合 317
习题 319
第9章 半导体记忆体 325
9.0 简介与定义 326
9.1 仅读记忆体 329
9.1-1 MOS ROM元阵列 329
9.1-2 MOS EPROM和E2 PROM记忆元 335
9.1-3 MOS解码器 336
9.1-4 双极ROM和PROM元阵列 341
9.1-5 双极解码器和读电路 342
9.2 静态读－写记忆体 343
9.2-1 静态MOS记忆元 343
9.2-2 双极记忆元阵列 347
9.3 动态读－写记忆体 350
9.3-1 三电晶体动态记忆元 350
9.3-2 单电晶体动态记忆元 352
9.3-3 动态RAM的外部特性 354
9.3-4 动态RAM的时间要求 356
9.4 串联记忆体 356
9.4-1 MOS电晶体移位暂存器 357
9.4-2 桶旅元件与电荷耦合元件 357
9.5 综合 359
习题 359
第10章 LSI与VLSI电路设计 361
10.0 简介 362
10.1 闸阵列 362
10.1-1 CMOS闸阵列 363
10.1-2 双极电晶体闸阵列 365
10.1-3 闸阵列限制 366
10.2 标准元 367
10.3 可规划逻辑阵列 368
10.4 微处理器与微电脑 370
10.5 VLSI电路设计 370
10.5-1 VLSI逻辑电路 371
10.5-2 减少阵列的传播延迟时间 376
10.5-3 解码器与多工器 378
10.6 综合 380
习题 380
习题解答 383
索引 391