第1章 数字电路理论基础 1
1.1 数制与编码 1
1.1.1 十进制数 1
1.1.2 二进制数 1
1.1.3 十六进制数 3
1.1.4 数制转换 4
1.1.5 有符号数的表示方法 6
1.1.6 十进制数的二进制编码 8
1.1.7 格雷码 9
1.2 二进制逻辑变量的电压表示 10
1.2.1 用电压表示二进制逻辑变量 10
1.2.2 正逻辑与负逻辑 10
1.3 基本逻辑运算和基本逻辑门 11
1.3.1 逻辑变量和逻辑函数 11
1.3.2 与运算及与门 11
1.3.3 或运算及或门 12
1.3.4 非运算及非门 13
1.3.5 复合逻辑及复合逻辑门 13
1.3.6 逻辑门符号 16
1.4 逻辑代数的基本定律及规则 17
1.4.1 逻辑代数的基本定律 17
1.4.2 逻辑代数的基本规则 17
1.5 逻辑函数的化简 19
1.5.1 逻辑函数的表示形式 19
1.5.2 逻辑函数的化简方法 22
本章小结 26
思考题 26
习题 27
第2章 逻辑门电路 28
2.1 半导体二极管门电路 28
2.1.1 二极管的开关特性 28
2.1.2 二极管门电路 29
2.2 半导体三极管门电路 31
2.2.1 三极管的开关特性 31
2.2.2 三极管反相器 33
2.3 TTL集成门电路 34
2.3.1 TTL逻辑门 35
2.3.2 CMOS逻辑门 44
2.3.3 集成逻辑门的使用知识 50
本章小结 53
思考题 54
习题 54
第3章 组合逻辑电路 56
3.1 组合逻辑电路概述 56
3.1.1 组合逻辑电路的特点 56
3.1.2 组合逻辑电路的逻辑功能概述 56
3.1.3 组合逻辑电路的类型、研究方法和任务 57
3.2 组合逻辑电路的分析 57
3.2.1 组合逻辑电路的分析步骤 57
3.2.2 组合逻辑电路的分析举例 57
3.3 组合逻辑电路的设计 59
3.3.1 组合逻辑电路的设计步骤 60
3.3.2 组合逻辑电路的设计举例 60
3.4 常用MSI组合逻辑电路及其应用 67
3.4.1 编码器 67
3.4.2 译码器 74
3.4.3 数据选择器 86
3.4.4 数值比较器 92
3.4.5 加法器 94
3.4.6 奇偶产生器/校验器 100
3.5 组合逻辑电路综合应用 102
3.5.1 简单投票系统 102
3.5.2 动态扫描显示电路 103
3.5.3 点阵显示控制电路 105
3.5.4 简单数据传输系统与检错电路 106
3.6 组合逻辑电路的竞争与冒险现象 107
3.6.1 竞争与冒险的概念及其产生的原因 107
3.6.2 消除竞争与冒险的方法 109
本章小结 111
思考题 111
习题 112
第4章 触发器 115
4.1 基本触发器 115
4.2 同步触发器 117
4.2.1 同步RS触发器 117
4.2.2 同步JK触发器 119
4.2.3 同步D触发器 120
4.2.4 同步T触发器 121
4.3 边沿触发器 122
4.3.1 主－从JK触发器 122
4.3.2 主－从D触发器 123
4.3.3 维持－阻塞D触发器 124
4.4 不同触发器之间逻辑功能的转换 126
4.4.1 D触发器构成JK触发器 126
4.4.2 JK触发器构成D触发器 127
4.4.3 D触发器构成T触发器 127
本章小结 128
思考题 128
习题 128
第5章 时序逻辑电路 132
5.1 时序逻辑电路的基本概念 132
5.1.1 时序逻辑电路的一般模型 132
5.1.2 时序逻辑电路的功能描述方法 133
5.2 时序逻辑电路的分析 134
5.2.1 同步时序逻辑电路的分析 134
5.2.2 异步时序逻辑电路的分析 138
5.3 时序逻辑电路的设计 140
5.3.1 同步时序逻辑电路的设计 140
5.3.2 异步时序逻辑电路的设计 144
5.4 寄存器 147
5.4.1 数码寄存器 147
5.4.2 移位寄存器 147
5.5 计数器 151
5.5.1 异步二进制加法计数器 151
5.5.2 同步二－十进制加法计数器 153
5.5.3 集成计数器 154
本章小结 157
思考题 158
习题 158
第6章 存储器和可编程逻辑器件 162
6.1 只读存储器 162
6.1.1 ROM基本结构 162
6.1.2 译码与存储阵列 164
6.1.3 可编程ROM 165
6.1.4 ROM应用举例 166
6.2 随机存储器 168
6.2.1 RAM的结构和工作原理 168
6.2.2 存储容量的扩展 171
6.3 简单可编程器件 173
6.3.1 可编程器件简介 173
6.3.2 PLD的结构和表示方法 175
6.3.3 PLD分类及设计举例 177
6.4 CPLD 178
6.4.1 CPLD的结构框图 179
6.4.2 CPLD的组成部分 179
6.5 FPGA 181
6.5.1 查找表结构基本原理 181
6.5.2 FPGA结构简介 182
本章小结 185
思考题 186
习题 186
第7章 脉冲波形的产生与整形电路 190
7.1 概述 190
7.1.1 理想的矩形脉冲波形 190
7.1.2 实际的矩形脉冲波形 190
7.2 555定时器 191
7.2.1 555定时器的简介 191
7.2.2 555定时器的特点 192
7.2.3 555定时器的电路结构与工作原理 192
7.2.4 555定时器电路的应用 194
7.3 单稳态触发器 195
7.3.1 单稳态触发器的工作特.点 195
7.3.2 单稳态触发器的分类 195
7.3.3 555定时器构成单稳态触发器 195
7.3.4 单稳态触发器的应用 196
7.4 多谐振荡器 198
7.4.1 多谐振荡器的结构特点 198
7.4.2 多谐振荡器的分类 198
7.4.3 由555定时器组成的多谐振荡器 199
7.5 施密特触发器 200
7.5.1 施密特触发器的特点 200
7.5.2 由555定时器组成的施密特触发器 201
7.5.3 施密特触发器的应用 201
7.6 实例电路分析 203
7.6.1 多用途延迟开关电源插座 203
7.6.2 基于555定时器及CD4017计数器的跑马灯 204
7.6.3 555触摸定时开关 206
7.6.4 相片曝光定时器 207
7.6.5 单电源变双电源电路 208
7.6.6 简易催眠器 208
7.6.7 电热毯温控器 208
本章小结 209
思考题 210
习题 210
第8章 数/模及模/数转换技术 212
8.1 数/模转换器 212
8.1.1 DAC的基本原理 212
8.1.2 电压型DAC 214
8.1.3 电流型DAC 216
8.1.4 集成DAC 217
8.1.5 DAC的性能指标 220
8.2 模/数转换器 221
8.2.1 A/D转换的概述 221
8.2.2 A/D转换的基本原理 221
8.2.3 逐次渐近型ADC 223
8.2.4 双积分型ADC 224
8.2.5 并行比较型ADC 226
8.2.6 ADC的主要技术指标 227
8.2.7 ADC0809 227
本章小结 230
思考题 230
习题 231
附录A EDA技术 232
A.1 EDA技术概述 232
A.2 EDA技术及其发展 232
A.2.1 电子CAD阶段 233
A.2.2 电子CAE阶段 233
A.2.3 EDA阶段 233
A.3 数字设计的流程 234
A.3.1 设计输入 235
A.3.2 综合 236
A.3.3 适配（布线布局） 236
A.3.4 仿真 237
A.3.5 编程配置 237
A.4 常用的EDA软件工具 238
附录B Quartus Prime 17.1.0软件使用简介 239
B.1 创建新工程 239
B.2 建立Verilog HDL文件 244
B.3 引脚配置 245
B.4 项目编译及结果分析 247
B.5 下载编程 248
附录C Verilog HDL设计初步 249
C.1 Verilog HDL简介 249
C.1.1 Verilog HDL的发展经历 249
C.1.2 Verilog HDL的特点 250
C.2 Verilog HDL模块的基本结构 250
C.3 Verilog HDL的语言要素 252
C.3.1 基本语法定义 252
C.3.2 数据类型 257
C.4 Verilog HDL的行为语句 260
C.4.1 过程语句 261
C.4.2 块语句 263
C.4.3 赋值语句 264
C.4.4 条件语句 266
C.4.5 循环语句 269
C.4.6 编译指示语句 270
C.5 Verilog HDL设计的层次与风格 271
C.5.1 Verilog HDL设计的层次 271
C.5.2 结构描述 271
C.5.3 行为描述 276
C.5.4 数据流描述 277
C.5.5 分层次结构电路的设计 278
附录D 部分习题参考答案 281
参考文献 285