第1章 FFT算法原理 1
1.1 引言 1
1.2 FFT算法原理 2
1.2.1 DFT算法简介 2
1.2.2 离散傅里叶变换的性质 5
1.2.3 频率域抽样理论 8
1.2.4 DFT的应用举例 10
1.2.5 FFT/IFFT算法原理 17
1.2.6 进一步减少运算量的措施 28
1.2.7 二维FFT/IFFT算法原理 30
1.2.8 一些二维傅里叶变换的性质 30
1.3 FFT硬件实现现状 32
第2章 项目开发环境介绍 34
2.1 软件平台 34
2.1.1 硬件开发工具Quartus Ⅱ 8.0 34
2.1.2 ModelSim仿真工具 38
2.1.3 Nios Ⅱ IDE 8.0集成开发环境 41
2.1.4 数值计算与仿真测试工具MATLAB 46
2.2 硬件平台 53
2.2.1 DE2平台简介 53
2.2.2 DE2板上资源及硬件布局 55
2.2.3 DE2原理 57
2.2.4 DE2平台的开发环境 60
2.2.5 DE2开发板测试说明 60
第3章 基于FPGA的一维单核FFT处理器设计与实现 63
3.1 基于CORDIC算法实现的FFT处理器 63
3.1.1 CORDIC算法原理 63
3.1.2 FFT处理器的设计与实现 64
3.1.3 系统综合与仿真测试 71
3.2 使用DSP Builder设计FFT 75
3.2.1 DSP Builder简介 75
3.2.2 FFT模型的建立 78
3.2.3 FFT模型的实现 83
3.2.4 系统综合与仿真测试 85
3.3 基于Altera FFT兆核函数的设计与实现 85
3.3.1 FFT兆核函数简介 85
3.3.2 FFT兆核函数的设计与应用 88
3.3.3 FFT兆核函数规范 97
3.4 小结 100
第4章 基于FPGA的一维多核FFT处理器的设计与实现 101
4.1 设计思路与原理 101
4.1.1 设计背景 101
4.1.2 实现途径 102
4.1.3 总体结构设计 103
4.2 详细设计 105
4.2.1 系统工作流程 105
4.2.2 系统时钟分析 115
4.2.3 地址发生器 118
4.2.4 地址流水线 120
4.2.5 辐角发生器 121
4.2.6 RAM存储器 124
4.2.7 数据转换 128
4.2.8 其他 133
4.3 系统综合与仿真测试 134
4.4 实例总结 136
第5章 基于SOPC的二维FFT处理器的设计与实现 137
5.1 设计思路与原理 137
5.1.1 原理分析 137
5.1.2 SOPC简介 138
5.1.3 Avalon总线ST模式介绍 141
5.2 硬件设计 147
5.2.1 总体结构设计 147
5.2.2 硬件系统的SOPC设计 148
5.3 软件设计及综合测试 156
5.3.1 系统软件设计 156
5.3.2 系统综合与仿真测试 161
5.4 实例总结 162
第6章 二维FFT应用实例——基于FPGA的盲图像复原 163
6.1 图像复原数学模型 164
6.1.1 图像退化 164
6.1.2 点扩展函数 165
6.1.3 噪声模型 166
6.1.4 图像的主要组成部分 167
6.1.5 图像复原处理算法要解决的主要问题 168
6.2 图像复原简介 168
6.2.1 几种常见图像复原方法 168
6.2.2 算法简介 172
6.2.3 图像复原算法电路实现技术现状 173
6.3 盲图像复原系统整体设计 177
6.3.1 3×3方形窗结构 177
6.3.2 中值滤波器模块 178
6.3.3 幂运算模块 179
6.3.4 二维FFT模块 181
6.4 盲图像复原系统的FPGA实现 184
6.4.1 信号输入输出系统 184
6.4.2 3×3方形窗模板的实现与仿真 187
6.4.3 中值滤波的实现 188
6.4.4 FPGA例化双端口RAM 190
6.5 仿真与验证 192
6.5.1 中值滤波分析 193
6.5.2 盲图像复原处理 194
6.6 实例总结 194
第7章 数字图像处理之Sobel边缘检测的FPGA实现 195
7.1 Sobel算子原理 197
7.2 Sobel算法的改进 199
7.2.1 第一种改进方法 199
7.2.2 第二种改进方法 201
7.3 Sobel边缘检测的FPGA实现 201
7.3.1 硬件平台介绍 202
7.3.2 摄像头模块 209
7.3.3 图像采集模块 217
7.3.4 SDRAM控制模块 221
7.3.5 Sobel模块 227
7.3.6 VGA模块 238
7.4 仿真测试 243
7.5 实例总结 244
第8章 数字信号处理之CIC滤波器的FPGA实现 245
8.1 CIC滤波器原理 245
8.1.1 单级CIC滤波器 245
8.1.2 多级CIC滤波器 247
8.1.3 Hogenauer“剪除”理论 247
8.2 设计思路 248
8.2.1 设计背景 248
8.2.2 实现途径 249
8.2.3 结构设计与优化 250
8.3 详细设计 253
8.3.1 顶层设计 253
8.3.2 积分器 259
8.3.3 梳状器 269
8.3.4 插值和抽取器 280
8.4 系统综合与仿真测试 284
8.5 实例总结 286
第9章 基于Nois Ⅱ的AES加/解密系统 288
9.1 实例系统介绍 288
9.2 设计思路与原理 289
9.2.1 AES算法简介 289
9.2.2 AES加/解密流程 289
9.2.3 系统整体结构 294
9.3 硬件设计 295
9.3.1 AES IP核设计 295
9.3.2 SOPC系统的创建 300
9.4 软件设计及综合测试 312
9.4.1 软件设计 312
9.4.2 系统综合与仿真测试 320
9.5 本章总结 323
参考文献 324
附录 DE2平台上EP2C35F672的引脚分配表 325