第1章 简介 1
1.1地球环境次级粒子的基本知识 1
1.2 CMOS半导体器件和系统 3
1.3两种主要的故障模式：电荷收集与双极放大 6
1.4电子系统中故障条件下的四种架构：故障-错误-危害-失效 9
1.5软错误研究的历史背景 10
1.6本书的一般范围 13
参考文献 13
第2章 地球环境辐射场 17
2.1一般性辐射来源 17
2.2选择地球环境高能粒子的背景知识 17
2.3航空高度的粒子能谱 19
2.4地球环境的放射性同位素 22
2.5本章小结 24
参考文献 24
第3章 辐射效应基础 26
3.1辐射效应介绍 26
3.2截面定义 28
3.3光子引起的辐射效应（γ和X射线） 28
3.4电子引起的辐射效应（β射线） 30
3.5 μ介子引起的辐射效应 31
3.6质子引起的辐射效应 32
3.7 α粒子引起的辐射效应 34
3.8低能中子引起的辐射效应 34
3.9高能中子引起的辐射效应 35
3.10重离子引起的辐射效应 36
3.11本章小结 37
参考文献 37
第4章 电子器件和系统基础 39
4.1电子元器件基础 39
4.1.1 DRAM（动态随机存取存储器） 39
4.1.2 CMOS反相器 39
4.1.3 SRAM（静态随机存取存储器） 40
4.1.4浮栅存储器（闪存） 41
4.1.5时序逻辑器件 42
4.1.6组合逻辑器件 43
4.2电子系统基础 43
4.2.1 FPGA（现场可编程门阵列） 43
4.2.2处理器 44
4.3本章小结 46
参考文献 47
第5章 单粒子效应辐照测试方法 48
5.1场测试 48
5.2 α射线SEE测试 50
5.3重离子辐照测试 52
5.4质子束测试 56
5.5高能μ介子测试方法 60
5.6热/冷中子测试方法 63
5.7高能中子测试 65
5.7.1使用放射性同位素的中能中子源 65
5.7.2单色的中子测试 66
5.7.3类似单色的中子测试 68
5.7.4散裂中子测试 73
5.7.5中子能量和通量的衰减 74
5.8测试条件以及注意事项 76
5.8.1存储器 76
5.8.2电路 76
5.9本章小结 78
参考文献 78
第6章 集成器件级仿真技术 87
6.1多尺度多物理软错误分析系统概述 87
6.2相对二次碰撞和核反应模型 91
6.2.1一个粒子能量谱的能量刻度设置 91
6.2.2相对次级碰撞模型 92
6.2.3 ALS（绝对实验系统）和ALLS（联合实验系统） 93
6.3高能中子和质子的核内级联（INC）模型 96
6.3.1核子与靶向核子的穿透过程 97
6.3.2靶核中两个核之间二次碰撞概率的计算 98
6.3.3核子-核子碰撞条件的确定 98
6.4高能中子和质子蒸发模型 99
6.5用于逆反应截面的广义蒸发模型（GEM） 101
6.6中子俘获反应模型 103
6.7自动器件建模 104
6.8设置部件内部核裂变反应点的随机位置 106
6.9离子追踪算法 107
6.10错误模式模型 110
6.11翻转截面的计算 114
6.12在SRAM的22 nm设计规则下软错误的缩放效应预测 115
6.13半导体器件中重元素核裂变效应影响的评估 116
6.14故障上限仿真模型 117
6.15故障上限仿真结果 119
6.15.1电子 119
6.15.2 μ介子 120
6.15.3质子的直接电离 120
6.15.4质子裂变 120
6.15.5低能中子 121
6.15.6高能中子裂变 122
6.15.7次级宇宙射线的对照 123
6.16 SOC的上限仿真方法 123
6.17本章小结 124
参考文献 125
第7章 故障、错误和失效的预测、检测与分类技术 126
7.1现场故障概述 126
7.2预测和评估SEE引起的故障条件 127
7.2.1衬底/阱/器件级 128
7.2.2电路级 129
7.2.3芯片/处理器级 130
7.2.4 PCB板级 132
7.2.5操作系统级 132
7.2.6应用级 133
7.3原位检测SEE引起的故障条件 134
7.3.1衬底/阱级 134
7.3.2器件级 135
7.3.3电路级 135
7.3.4芯片/处理器级 136
7.3.5 PCB板/操作系统/应用级 138
7.4故障条件分类 138
7.4.1故障分类 138
7.4.2时域中的错误分类 139
7.4.3拓扑空间域中的存储器MCU分类技术 140
7.4.4时序逻辑器件中的错误分类 145
7.4.5失效分类：芯片/板级的部分/全部辐照测试 145
7.5每种架构中的故障模式 145
7.5.1故障模式 145
7.5.2错误模式 147
7.5.3失效模式 149
7.6本章小结 154
参考文献 154
第8章 电子元件和系统的故障减缓技术 164
8.1传统的基于叠层的减缓技术及其局限性与优化 164
8.1.1衬底/器件级 164
8.1.2电路/芯片/处理器层 167
8.1.3多核处理器 176
8.1.4 PCB板/操作系统/应用级 177
8.1.5实时系统：机动车与航空电子 179
8.1.6局限性与优化 180
8.2超减缓技术面临的挑战 181
8.2.1软硬件协同工作 181
8.2.2 SEE响应波动下的失效减缓 181
8.2.3跨层可靠性（CLR）/层间内建可靠性（LABIR） 183
8.2.4症状驱动的系统容错技术 184
8.2.5比较针对系统失效的减缓策略 185
8.2.6近期挑战 186
8.3本章小结 187
参考文献 188
第9章 总结 197
9.1总结甚大规模集成器件和电子系统的地球环境辐射效应 197
9.2将来的方向与挑战 197
附录 199
英文缩略语对照表 205