前言 1
本书主要符号说明 1
第1章 逻辑代数基础 1
1.1 概述 1
1.2 数制与码制 3
1.2.1 几种常用的计数制 3
1.2.2 数制间的相互转换 5
1.2.3 二进制算术运算 7
1.2.4 几种常用的编码制 8
思考题 9
1.3 基本逻辑运算 9
1.3.1 基本逻辑运算 9
1.3.2 常用复合逻辑运算 11
思考题 12
1.4 逻辑代数的基本定理及常用公式 12
1.4.1 逻辑代数的基本定律 12
1.4.2 逻辑代数中的基本规则 13
1.4.3 逻辑代数中的几个常用公式 15
思考题 16
1.5 逻辑函数及其表示方法 16
1.5.1 逻辑函数的定义 16
1.5.2 逻辑函数常用的表示方法 16
1.5.3 逻辑函数的卡诺图 18
思考题 21
1.6 逻辑函数的化简 21
1.6.1 化简的意义 21
1.6.2 代数化简法 22
1.6.3 卡诺图化简法 24
1.6.4 具有无关项的逻辑函数化简 26
思考题 28
本章小结 28
习题1 29
第2章 数字集成门电路 32
2.1 概述 32
2.2 MOS集成门电路 33
2.2.1 MOS管的开关特性 33
2.2.2 CMOS反相器 34
2.2.3 其他类型CMOS门电路 40
2.2.4 NMOS门电路 46
思考题 47
2.3 TTL集成门电路 47
2.3.1 双极型三极管的开关特性 47
2.3.2 TTL反相器 50
2.3.3 其他类型TTL门电路 55
思考题 57
2.4 集成门电路使用中的几个实际问题 57
2.4.1 集成门电路的使用 58
2.4.2 CMOS门电路与TTL门电路的接口 59
本章小结 60
习题2 61
第3章 组合逻辑电路 65
3.1 概述 65
思考题 65
3.2 组合逻辑电路分析 65
思考题 67
3.3 组合逻辑电路设计 67
3.3.1 不含有约束项的组合逻辑电路设计 67
3.3.2 含有约束项的组合逻辑电路设计 68
思考题 69
3.4 典型中规模组合逻辑集成电路 69
3.4.1 编码器和译码器 69
3.4.2 数据选择器和数据分配器 83
3.4.3 加法器 87
3.4.4 数值比较器 91
思考题 94
3.5 组合逻辑电路中的竞争与冒险 94
3.5.1 产生竞争与冒险的原因 94
3.5.2 竞争冒险现象的判别 95
3.5.3 竞争冒险现象的消除方法 96
思考题 97
本章小结 98
习题3 98
第4章 触发器 104
4.1 概述 104
4.2 基本RS触发器 104
4.2.1 基本RS触发器电路结构及工作原理 104
4.2.2 触发器功能的描述方法 105
4.2.3 典型集成基本RS触发器74LS279 107
思考题 108
4.3 同步触发器 108
4.3.1 同步RS触发器 108
4.3.2 同步D触发器 109
4.3.3 同步JK触发器 110
4.3.4 典型集成同步触发器74LS375 112
思考题 112
4.4 主从触发器 113
4.4.1 主从RS触发器 113
4.4.2 主从JK触发器 114
4.4.3 典型集成主从触发器SN7476 116
思考题 117
4.5 边沿触发器 117
4.5.1 利用门电路传输延迟时间的边沿触发器 117
4.5.2 维持阻塞结构的边沿触发器 119
4.5.3 由CMOS传输门构成的边沿触发器 121
4.5.4 典型边沿触发的集成触发器74LS74 122
思考题 123
4.6 触发器的逻辑功能分类及相互转换 123
4.6.1 触发器的逻辑功能分类 124
4.6.2 不同类型触发器之间的转换 125
思考题 128
4.7 触发器的动态特性 128
4.7.1 基本RS触发器的动态特性 128
4.7.2 同步触发器的动态特性 129
4.7.3 主从触发器的动态特性 130
4.7.4 边沿触发器的动态特性 131
思考题 132
本章小结 132
习题4 133
第5章 时序逻辑电路 141
5.1 概述 141
思考题 142
5.2 时序逻辑电路分析 143
5.2.1 同步时序逻辑电路分析方法 143
5.2.2 时序逻辑电路分析方法及描述工具 143
5.2.3 时序逻辑电路分析过程中的常见问题 145
思考题 149
5.3 时序逻辑电路设计 150
5.3.1 同步时序逻辑电路设计方法 150
5.3.2 时序逻辑电路设计过程中的常见问题 154
思考题 162
5.4 典型中规模时序逻辑集成电路 163
5.4.1 寄存器和移位寄存器 163
5.4.2 计数器 167
思考题 182
本章小结 182
习题5 183
第6章 脉冲波形产生与变换电路 187
6.1 概述 187
6.2 单稳态触发器 188
6.2.1 由门电路组成的单稳态触发器 188
6.2.2 集成单稳态触发器 193
6.2.3 单稳态触发器的应用 197
思考题 198
6.3 施密特触发器 199
6.3.1 由CMOS门电路组成的施密特触发器 199
6.3.2 集成施密特触发器 201
6.3.3 施密特触发器的应用 203
思考题 204
6.4 多谐振荡器 204
6.4.1 由CMOS门电路组成的多谐振荡器 205
6.4.2 由施密特触发器组成的多谐振荡器 207
6.4.3 石英晶体多谐振荡器 208
思考题 210
6.5 555集成定时器及应用 210
6.5.1 555集成定时器的组成与功能 210
6.5.2 555集成定时器的应用 213
思考题 218
本章小结 218
习题6 218
第7章 数/模和模/数转换器 223
7.1 概述 223
7.2 D/A转换器 223
7.2.1 D/A转换器工作原理 224
7.2.2 权电阻网络D/A转换器 224
7.2.3 倒T形电阻网络D/A转换器 225
7.2.4 权电流型D/A转换器 227
7.2.5 具有双极性输出的D/A转换器 228
7.2.6 D/A转换器的主要技术参数 229
7.2.7 典型集成D/A转换器 231
思考题 236
7.3 A/D转换器 236
7.3.1 A/D转换器工作原理 236
7.3.2 并联比较型A/D转换器 238
7.3.3 逐次渐近型A/D转换器 240
7.3.4 双积分型A/D转换器 242
7.3.5 ∑-△型A/D转换器 245
7.3.6 A/D转换器的主要技术参数 246
7.3.7 典型集成A/D转换器 247
思考题 254
本章小结 255
习题7 255
第8章 半导体存储器 258
8.1 概述 258
思考题 260
8.2 只读存储器 260
8.2.1 只读存储器的基本结构和工作原理 260
8.2.2 掩膜只读存储器 261
8.2.3 可编程只读存储器 263
8.2.4 可擦除的可编程只读存储器 264
8.2.5 用只读存储器实现组合逻辑函数 267
思考题 268
8.3 随机存储器 268
8.3.1 随机存储器的基本结构和工作原理 268
8.3.2 静态随机存储器 270
8.3.3 动态随机存储器 273
8.3.4 RAM容量的扩展 277
思考题 278
8.4 顺序存储器 278
8.4.1 顺序存储器的结构和工作原理 278
8.4.2 动态移存器和FIFO型顺序存储器 280
思考题 282
本章小结 282
习题8 282
第9章 可编程逻辑器件 285
9.1 概述 285
思考题 289
9.2 PLA与PAL 289
9.2.1 可编程逻辑器件的基本结构 289
9.2.2 可编程逻辑阵列（PLA） 293
9.2.3 可编程阵列逻辑（PAL） 294
思考题 297
9.3 通用阵列逻辑（GAL） 297
9.3.1 GAL的基本结构 298
9.3.2 输出逻辑宏单元（OLMC） 299
9.3.3 GAL器件的编程位地址和结构控制字 303
思考题 305
9.4 复杂可编程逻辑器件（CPLD） 305
9.4.1 CPLD的结构 305
9.4.2 CPLD在系统可编程技术 308
思考题 309
9.5 现场可编程门阵列（FPGA） 309
9.5.1 FPGA实现逻辑功能的基本原理 309
9.5.2 FPGA的结构 311
9.5.3 FPGA内嵌功能单元 315
9.5.4 FPGA器件的配置 316
思考题 317
9.6 可编程逻辑器件的开发应用 318
9.6.1 可编程逻辑器件的设计过程与设计原则 318
9.6.2 应用设计举例 320
本章小结 327
习题9 327
第10章 数字系统设计基础 329
10.1 数字系统基本结构 329
10.2 数字系统设计方法 329
10.2.1 数字系统设计方法分类 329
10.2.2 算法状态机（ASM） 330
10.2.3 寄存器传输语言（RTL） 332
思考题 333
10.3 数字系统设计举例 333
10.3.1 数字逻辑功能电路的VHDL建模 334
10.3.2 数字密码锁系统设计 344
10.3.3 数字频率计系统设计 350
思考题 360
本章小结 360
习题10 360
第11章 数字电路测试与可测试性设计 362
11.1 数字电路测试基本概念 362
11.1.1 故障和故障模型 363
11.1.2 故障测试集 364
11.1.3 测试码生成 367
思考题 369
11.2 组合电路测试 369
11.2.1 敏化路径法 369
11.2.2 布尔差分法 376
思考题 378
11.3 时序电路测试 378
思考题 381
11.4 数字系统可测性设计 381
11.4.1 可控性和可观性 382
11.4.2 扫描设计法 383
11.4.3 内建自测试 387
11.4.4 SOC系统可测性设计 390
思考题 395
本章小结 395
习题11 396
附录 397
附录A VHDL硬件描述语言基础 397
A.1 VHDL语言基本结构 397
A.2 VHDL语言基本元素 399
A.3 VHDL语言描述语句 402
A.4 VHDL语言描述方式 404
附录B QuartusⅡ开发软件简介 405
参考文献 412