第1章 进制和二进制编码 1
1.1 前言 1
1.2 十进制 1
1.3 二进制 2
1.4 八进制 6
1.5 十六进制 9
1.6 带符号数 10
1.7 浮点数 14
1.8 二进制编码 15
习题 19
第2章 数字逻辑的基本概念 22
2.1 前言 22
2.2 集合 22
2.3 关系 24
2.4 划分 26
2.5 图 26
2.6 布尔代数 27
2.7 布尔函数 31
2.8 布尔函数的推导和分类 33
2.9 布尔函数的标准形式 34
2.10 逻辑门 37
习题 40
第3章 组合逻辑电路 44
3.1 前言 44
3.2 布尔表达式的简化 45
3.3 卡诺图 47
3.4 奎因-麦克拉斯基法 53
3.5 布尔函数的立方图表示 58
3.6 逻辑电路的启发式化简 62
3.7 多输出函数的化简 68
3.8 与非和或非逻辑 71
3.9 多级逻辑设计 74
3.10 使用无关项化简多级电路 78
3.11 使用异或门和与门进行组合逻辑 82
3.12 使用数据选择器和译码器进行逻辑电路设计 84
3.13 算术运算电路 89
3.14 使用PLD设计组合逻辑电路 101
习题 108
参考文献 111
第4章 同步时序电路的基本原理 112
4.1 前言 112
4.2 同步和异步操作 112
4.3 锁存器 113
4.4 触发器 116
4.5 同步时序电路中的定时问题 120
4.6 状态表和状态图 121
4.7 米里模型和摩尔模型 123
4.8 同步时序电路分析 124
习题 126
参考文献 127
第5章 数字设计中的VHDL语言 128
5.1 前言 128
5.2 实体和构造体 128
5.3 VHDL语法要素 131
5.4 数据类型 132
5.5 运算操作符 133
5.6 并发语句和顺序语句 136
5.7 构造体的结构 137
5.8 结构级描述 139
5.9 行为级描述 141
5.10 RTL描述 142
习题 144
第6章 用VHDL设计组合逻辑电路 146
6.1 前言 146
6.2 并行赋值语句 146
6.3 顺序赋值语句 152
6.4 循环 162
6.5 for generate语句 166
习题 169
第7章 同步时序电路设计 170
7.1 前言 170
7.2 问题描述 170
7.3 状态化简 172
7.4 不完全确定时序电路的化简 176
7.5 推导触发器的次态表达式 179
7.6 状态分配 185
7.7 时序PAL器件 196
习题 205
参考文献 208
第8章 计数器设计 209
8.1 前言 209
8.2 行波（异步）计数器 209
8.3 异步可逆计数器 211
8.4 同步计数器 212
8.5 格雷码计数器 216
8.6 移位寄存计数器 217
8.7 环型计数器 221
8.8 约翰逊计数器 223
习题 226
参考文献 226
第9章 采用VHDL设计时序电路 227
9.1 前言 227
9.2 D锁存器 227
9.3 触发器和寄存器 228
9.4 移位寄存器 235
9.5 计数器 241
9.6 状态机 246
9.7 实例研究 262
习题 273
参考文献 275
第10章 异步时序电路 276
10.1 前言 276
10.2 流程表 277
10.3 化简原始流程表 279
10.4 状态分配 280
10.5 激励和输出表达式 285
10.6 冒险 287
习题 293
参考文献 295
附录A CMOS逻辑电路 296