第1章 数制与码制 1
内容提要 1
1.1 概述 1
1.2 数制的表示方法 2
1.3 十进制数与二进制数之间的转换 3
1.4 二进制数的算术运算 5
1.5 十六进制 5
1.6 二进制数的反码和补码 8
1.7 码制的表示方法 8
小结 11
习题 11
第2章 逻辑代数基础 13
内容提要 13
2.1 概述 13
2.2 逻辑代数的3种基本运算 13
2.3 逻辑代数的基本公式和常用公式 16
2.3.1 基本公式 16
2.3.2 若干常用公式 18
2.4 逻辑函数及其表示方法 19
2.4.1 逻辑函数 19
2.4.2 逻辑函数的表示方法 19
2.5 逻辑函数的两种标准形式 21
2.6 逻辑函数的公式化简法 25
2.7 逻辑函数的卡诺图化简法 28
2.7.1 逻辑函数的卡诺图表示法 28
2.7.2 用卡诺图化简逻辑函数 30
2.8 无关最小项在化简逻辑函数中的应用 32
小结 35
习题 35
第3章 门电路 39
内容提要 39
3.1 概述 39
3.2 CMOS逻辑电路 39
3.2.1 MOS晶体管的基本开关电路 40
3.2.2 CMOS反相器 41
3.2.3 CMOS与非门和或非门 42
3.2.4 扩展输入门 43
3.2.5 驱动门 43
3.2.6 CMOS与一或一非门 44
3.3 CMOS逻辑门的电特性 45
3.3.1 CMOS逻辑门的静态特性 45
3.3.2 HC和HCT系列 48
3.4 其他CMOS逻辑门 48
3.4.1 CMOS异或逻辑门 48
3.4.2 CMOS传输门 49
3.4.3 三态输出门 50
3.4.4 漏极开路输出门（0D门） 51
3.5 TTL门电路 53
3.5.1 双极型晶体管的开关特性 53
3.5.2 TTL反相门 54
3.5.3 TTL系列其他类型的逻辑门 56
3.6 TTL逻辑系列的电气特性 59
小结 60
习题 61
第4章 VHDL语言基础 64
内容提要 64
4.1 概述 64
4.1.1 EDA技术和HDL的发展 64
4.1.2 VHDL和Verilog HDL 65
4.2 VHDL程序结构 66
4.3 实体和结构体 68
4.4 用QuartusⅡ开发数字系统 71
4.4.1 QuartusⅡ集成环境开发软件 72
4.4.2 QuartusⅡ集成开发软件的特点 72
4.4.3 QuartusⅡ的基本开发流程 72
4.5 VHDL语法Port、Mode、Type 78
4.6 VHDL信号的表示 92
4.7 VHDL程序结构语句 96
4.7.1 程序结构语句 96
4.7.2 并行语句结构 100
4.7.3 顺序语句 104
4.7.4 赋值语句 108
小结 108
习题 109
第5章 组合逻辑电路 112
内容提要 112
5.1 概述 112
5.2 组合逻辑电路的分析方法 112
5.3 组合逻辑电路的设计方法 114
5.4 加法器 115
5.4.1 半加器与全加器 115
5.4.2 二进制加法器 118
5.4.3 用VHDL实现加法器 121
5.5 译码器 129
5.5.1 二进制译码器 130
5.5.2 译码器的应用 133
5.5.3 用VHDL语言设计译码器 134
5.6 BCD译码器和七段显示译码器 137
5.6.1 BCD译码器 137
5.6.2 BCD—七段显示译码／驱动器 138
5.7 多路选择器 142
5.7.1 多路选择器的概念 142
5.7.2 MSI多路选择器 143
5.7.3 VHDL多路选择器（MUX）设计 145
5.8 数值比较器 147
5.8.1 4位数值比较器 147
5.8.2 中规模（MSI）4位数值比较器 147
5.8.3 VHDL设计数值比较器 149
5.9 编码器 152
5.9.1 二进制编码器 152
5.9.2 优先编码器 153
5.9.3 VHDL优先编码器 156
小结 157
习题 158
第6章 触发器 162
内容提要 162
6.1 概述 162
6.2 SR锁存器 162
6.3 同步式触发器 165
6.3.1 有使能控制端的SR锁存器 165
6.3.2 同步式SR触发器 165
6.3.3 同步式D触发器 166
6.4 主从式触发器 167
6.4.1 主从式触发器的结构 167
6.4.2 主从式JK触发器 169
6.5 边沿触发的触发器 172
6.5.1 边沿触发的方法 172
6.5.2 边沿触发的JK触发器 173
6.6 触发器的动态特性和时间参数 174
6.7 VHDL设计锁存器和触发器电路 175
6.7.1 库的概念及分类 175
6.7.2 VHDL语言设计锁存器和触发器 177
6.7.3 边沿触发的D触发器设计 185
6.7.4 异步置位／复位 187
6.7.5 同步置位／复位 189
6.7.6 JK触发器和T触发器设计 189
小结 193
习题 194
第7章 时序逻辑电路的分析与设计 198
内容提要 198
7.1 概述 198
7.2 时序逻辑电路的分析方法 199
7.2.1 同步时序逻辑电路的分析 199
7.2.2 异步时序逻辑电路的分析 203
7.3 寄存器和移位寄存器 205
7.3.1 寄存器 205
7.3.2 移位寄存器 206
7.4 IC移位寄存器 208
7.4.1 7495B集成电路移位寄存器 208
7.4.2 双向移位寄存器 209
7.4.3 通用移位寄存器（74LS194） 209
7.5 寄存器与移位寄存器的VHDL设计 212
7.5.1 4D寄存器的设计 212
7.5.2 移位寄存器的设计 213
7.5.3 通用移位寄存器（74LS194）的设计 214
7.5.4 循环移位寄存器的设计 216
7.6 计数器 218
7.6.1 异步计数器 219
7.6.2 同步计数器 222
7.6.3 任意进制计数器 227
7.7 可逆计数器 231
7.7.1 减法计数器 231
7.7.2 可逆计数器 232
7.8 VHDL计数器设计 234
7.8.1 二进制同步计数器的设计 234
7.8.2 可逆计数器的设计 238
7.8.3 具有装数、进位输出功能的同步计数器的设计 239
7.9 状态机的设计 241
7.9.1 概述 241
7.9.2 状态机 242
7.9.3 状态机的设计方法与步骤 242
7.9.4 摩尔型状态机的设计 243
7.9.5 状态机的自启动设计 246
7.9.6 米利型状态机的设计 248
7.10 VHDL实现状态机的设计 250
7.10.1 摩尔型VHDL有限状态机的设计 250
7.10.2 米利型VHDL有限状态机的设计 254
7.10.3 状态机的自启动VHDL设计 258
小结 262
习题 262
第8章 存储器 267
内容提要 267
8.1 概述 267
8.2 随机存储器（RAM） 267
8.2.1 静态RAM（SRAM） 269
8.2.2 动态RAM（DRAM） 271
8.3 只读存储器（ROM） 274
8.3.1 掩膜只读存储器 275
8.3.2 可编程只读存储器 275
8.4 快闪存储器 278
8.5 存储器扩展及应用 280
8.5.1 位扩展方式 280
8.5.2 字扩展方式 281
小结 281
习题 282
第9章 可编程逻辑器件 283
内容提要 283
9.1 概述 283
9.2 基本可编程逻辑器件 283
9.3 通用阵列逻辑GAL 286
9.3.1 GAL的结构及原理 286
9.3.2 GAL16V8的结构及应用 288
9.4 HDPLD 292
9.4.1 阵列扩展型CPLD 294
9.4.2 FPGA的内部结构 299
9.5 用PLD实现数字系统 305
小结 306
习题 306
第10章 脉冲波形的产生和整形 307
内容提要 307
10.1 概述 307
10.2 施密特触发器 307
10.3 555多谐振荡器 310
10.4 单稳态触发器 313
小结 315
习题 315
第11章 模数—数模转换器 316
内容提要 316
11.1 概述 316
11.2 D/A转换器 316
11.2.1 权电阻网络D/A转换器 316
11.2.2 倒T形电阻网络D/A转换器 317
11.2.3 双极性输出的D/A转换器 318
11.2.4 D/A转换器的转换精度和转换速度 320
11.3 A/D转换器 322
11.3.1 逐次逼近型A/D转换器 322
11.3.2 积分型A/D转换器 323
11.3.3 A/D转换器的几个主要参数 326
小结 326
习题 327
参考文献 328