目录 1
第一章 微型计算机基础 1
1.1 概述 1
1.1.1 计算机中的数值与编码系统 1
1.1.2 基本数据类型 5
1.1.3 计算机的基本结构 6
1.1.4 指令程序与指令系统 7
1.2 初级计算机模型 9
1.2.1 初级计算机组成 9
1.2.2 微型计算机简单程序执行过程举例 11
1.3 微型计算机的产生与发展 15
1.4 微型计算机的组成 17
1.4.1 微型计算机系统结构 18
1.4.2 微处理器结构 19
1.5 微型计算机的基本功能与新技术 23
1.5.1 顺序执行技术 23
1.5.2 中断执行技术 24
1.5.3 流水线与并行执行技术 25
1.5.4 推测执行技术 28
1.5.5 超顺序执行技术 31
1.5.6 精简指令集计算机技术 34
1.5.7 多媒体MMX与3D NOW！技术 36
1.5.8 存储管理技术 41
1.6.1 现代微型计算机模型的引入 48
1.6 现代微型计算机模型 48
1.6.2 复杂微型计算机模型结构 50
1.7 现代微型计算机系统组成结构举例 55
1.7.1 现代微型计算机系统组成结构 55
1.7.2 微型计算机的硬件系统 60
第二章 CPU物理结构特性 61
2.1 微处理器内部结构 61
2.1.1 X86系列微处理器内部结构发展 61
2.1.2 8086/8088微处理器 62
2.1.3 80286微处理器 63
2.1.4 80386微处理器 64
2.1.5 80486微处理器 65
2.1.6 第五代微处理器 70
2.1.7 第六代微处理器 73
2.2 微处理器接口信号 81
2.2.1 X86系列微处理器接口信号综述 81
2.2.2 时钟、初始化信号 85
2.2.3 地址及其校验信号 87
2.2.4 数据及其校验信号 89
2.2.5 错误检测信号 90
2.2.6 总线的定义、控制、仲裁信号 91
2.2.7 浮点错误处理信号FERR#（输出）、IGNNE#（输入） 100
2.2.8 高速缓存Cache控制、窥探、清除信号 101
2.2.9 中断控制信号 112
2.2.10 系统管理中断SMI#（输入）、SMIACT#（输出） 114
2.2.11 芯片测试信号 116
2.2.12 多CPU支持信号 117
2.2.13 断点／性能监视信号PM0/BP0、PM1/BP1、BP3-2 117
2.2.14 电源、电压控制信号 117
2.3 微处理器工作状态 119
2.3.1 暂停状态（Halt State） 120
2.3.2 停止允许状态（Stop Grant State） 121
2.3.3 停止允许窥探状态（Stop Grant Snoop State） 122
2.3.4 睡眠状态（Sleep State） 122
2.3.5 停止时钟状态（Stop Clock State） 122
2.4.1 物理存储器与I/O接口 123
2.4 微处理器总线周期 123
2.4.2 数据传输机制……………………………………………v 126
2.4.3 总线周期状态定义与状态转换 127
2.4.4 总线周期定义与分类 129
2.4.5 8086/8088的总线操作与时序 130
2.4.6 存储器读写周期 132
2.4.7 I/O读写周期 138
2.4.8 查询与总线仲裁周期 139
2.4.9 特殊总线周期 146
2.4.10 内部窥探 150
第三章 CPU系统应用结构 151
3.1 系统结构 151
3.1.1 综述 151
3.1.2 操作模式 154
3.1.3 系统标志与标志寄存器…………………………v 155
3.1.4 存储器管理寄存器 156
3.1.5 控制寄存器 158
3.1.6 系统级指令简述 161
3.2 存储器系统级管理 163
3.2.1 综述 163
3.2.2 分段管理 165
3.2.3 物理地址空间 167
3.2.4 逻辑与线性地址 167
3.2.5 系统描述符类型 172
3.2.6 分页管理 174
3.2.7 转换旁视缓冲器组TLB 179
3.2.8 物理地址空间的扩展 180
3.2.9 从段到页的映射 183
3.3 保护模式下的操作 184
3.3.1 段页保护的允许与禁止 184
3.3.2 段级与页级保护时所采用的控制位与标志 185
3.3.3 段界限检查 186
3.3.4 类型检查 186
3.3.5 特权级 188
3.3.6 访问数据段时的特权级检查 189
3.3.7 在两个代码段之间控制程序转换时对特权级的检查 190
3.3.8 用于特权级的操作指令 197
3.3.9 指针的有效性 197
3.3.10 页面级的保护 200
3.3.11 分页与分段保护的综合考虑 202
3.4 实模式与虚拟8086模式下的操作 202
3.4.1 实地址模式综述 202
3.4.2 实模式下的地址转换 204
3.4.3 实模式下支持的寄存器 204
3.4.4 实模式下支持的指令 204
3.4.5 虚拟8086模式 205
3.4.6 虚拟8086模式下的进入与退出 207
3.4.7 虚拟8086模式下的输入输出I/O 209
3.5 中断与异常处理 210
3.5.1 综述 210
3.5.2 异常与中断矢量 212
3.5.3 异常分类 213
3.5.4 程序与任务的重新启动 214
3.5.5 中断的允许与禁止 214
3.5.6 中断与异常的优先级 215
3.5.7 中断描述符表IDT 216
3.5.8 异常与中断的处理 218
3.5.9 错误代码 221
3.5.10 实模式下中断与异常的处理 221
3.5.11 虚拟8086模式下中断与异常的处理 224
3.5.12 保护模式下的虚拟中断 231
3.6 任务管理 232
3.6.1 综述 232
3.6.2 任务管理的数据结构 234
3.6.3 任务转换 238
3.6.4 任务连接 240
3.6.5 任务地址空间 242
3.6.6 16位任务状态段TSS 243
第四章 半导体存储器 244
4.1 半导体存储器简介 244
4.1.1 存储器子系统分级组成 244
4.1.2 半导体存储器分类与发展 246
4.2 只读存储器ROM 248
4.2.1 掩膜ROM 249
4.2.2 EPROM单元存储电路 249
4.2.4 新一代可编程只读存储器FLASH 251
4.2.3 电擦除可编程型只读存储器E2PROM 251
4.3 静态存储器SRAM 261
4.3.1 单元存储电路 261
4.3.2 SRAM内部结构 262
4.3.3 同步突发静态随机存储器SB SRAM 265
4.3.4 高速缓冲存储器Cache应用 269
4.3.5 多端口静态随机存储器Mutil-SRAM 275
4.3.6 先进先出存储器FIFO 278
4.3.7 非挥发静态随机存储器NV SRAM 279
4.4 简单的存储器应用设计 279
4.4.1 进行存储器应用设计时应注意的问题 280
4.4.2 典型CPU与存储器的连接 280
4.5.1 基本单元存储电路 285
4.5 动态存储器DRAM 285
4.5.2 简单动态随机访问存储器DRAM芯片举例 286
4.5.3 扩展数据输出动态随机访问存储器EDO DRAM 288
4.5.4 同步动态随机访问存储器SDRAM 289
4.5.5 突发存取的高速动态随机存储器Rambus DRAM 299
第五章 总线技术 307
5.1 总线技术的概述 307
5.1.1 总线的基本概念 307
5.1.2 总线的基本功能 309
5.2 总线的基本结构 310
5.3 总线的基本操作 312
5.3.1 总线的仲裁 312
5.3.2 总线的联络 317
5.3.3 总线上数据传输的类型 320
5.4 总线标准的分类 321
5.4.1 总线标准简介 321
5.4.2 XT、ISA与EISA总线 322
5.5 PCI局部总线 328
5.5.1 PCI总线概述 328
5.5.2 PCI总线接口信号 332
5.5.3 PCI总线基本操作 336
5.5.4 PCI总线配置空间 361
5.5.5 高速图形接口AGP 373
6.1.1 PC/XT总线的微型计算机系统结构 386
6.1 微型计算机结构的发展 386
第六章 微型计算机系统结构 386
6.1.2 PC AT/ISA总线的微型计算机系统结构 387
6.1.3 EISA总线的微型计算机系统结构 388
6.1.4 IBM MCA总线的微型计算机系统结构 388
6.1.5 典型PCI/ISA总线的微型计算机系统结构 389
6.1.6 PCI/ISA总线的微型计算机系统结构实例 391
6.1.7 AGP/PCI总线的微型计算机系统结构 392
6.2 现代微型计算机体系结构 393
6.2.1 现代微型计算机体系结构简介 393
6.2.2 系统控制逻辑功能与结构 394
6.2.3 系统控制逻辑工作方式 395
6.2.4 系统控制逻辑典型功能 402
6.2.5 系统时钟与系统复位控制 414
第七章 微型计算机系统接口 416
7.1 计算机基本功能控制 416
7.1.1 定时与计数控制 416
7.1.2 中断过程控制 426
7.1.3 直接存储器访问DMA控制 443
7.1.4 智能驱动电路IDE接口 460
7.1.5 通用串行总线（USB） 463
7.2 系统接口控制逻辑（SICL） 474
7.2.1 系统接口控制逻辑典型功能 474
7.2.2 系统接口控制逻辑的功能配置 476
7.2.3 PCI/ISA转换控制 479