前言页 1
第1章 可编程逻辑器件的基本原理 1
1.1 可编程逻辑器件和EDA技术发展概况 1
1.1.1 可编程逻辑器件的发展概况 1
1.1.2 EDA技术发展概况 3
1.2 可编程逻辑器件的分类 5
1.2.1 按集成密度分类 5
1.2.2 按编程方式分类 5
1.2.3 按结构特点分类 8
1.3 阵列型可编程逻辑器件 9
1.3.1 简单PLD的基本结构 9
1.3.2 EPLD和CPLD的基本结构 13
1.4 现场可编程门阵列(FPGA) 16
1.4.1 FPGA的分类 16
1.4.2 FPGA的基本结构 17
第2章 可编程逻辑器件的设计 23
2.1 可编程逻辑器件的设计流程 23
2.1.1 设计准备 23
2.1.2 设计输入 24
2.1.4 设计校验 25
2.1.3 设计处理 25
2.1.5 器件编程 26
2.2 在系统可编程技术 26
2.2.1 在系统编程的基本原理 26
2.2.2 在系统编程方法 28
2.2.3 在系统编程技术的优越性 29
2.3 边界扫描技术 30
3.1.1 Altera 器件性能特点 31
第3章 Altera可编程逻辑器件 31
3.1 综述 31
3.1.2 Altera 器件系列 33
3.2 MAX 7000 系列器件 36
3.2.1 MAX 7000器件性能特点 36
3.2.2 MAX 7000S/E器件结构 37
3.2.3 MAX 7000器件特性设定 41
3.2.4 MAX 7000器件编程测试 43
3.3.1 FLEX 10K 器件性能特点 44
3.2.5 MAX 7000S/E器件定时模型 44
3.3 FLEX 10K系列器件 44
3.3.2 FLEX 10K 器件结构 46
3.3.3 FLEX 10K 器件特性设定 57
3.3.4 FLEX 10K 器件配置与测试 59
3.3.5 FLEX 10K 器件定时模型 60
3.4 APEX 20K 系列器件 62
3.4.1 APEX 20K 器件性能特点 62
3.4.2 APEX 20K 器件结构 63
3.4.3 APEX 20K 系列器件的嵌入式系统块 69
3.4.4 APEX 20K 器件I/O结构 73
3.4.5 APEX 20K 器件的配置与测试 77
3.4.6 APEX 20K 器件定时模型 78
第4章 Altera 可编程逻辑器件开发软件 79
4.1 综述 79
4.2 MAX+PLUSⅡ基本操作 81
4.2.1 设计环境与设计方法 81
4.2.2 设计输入 86
4.2.3 设计项目的处理 102
4.2.4 设计项目的验证 112
4.2.5 器件编程 123
4.3 进一步掌握MAX+PLUSⅡ 125
4.3.1 使用MAX+PLUSⅡ符号库 125
4.3.2 创建用户符号库 133
4.3.3 使用波形编辑器设计项目 136
4.3.4 编译控制 140
4.3.5 器件编程与配置 147
4.4.1 AHDL简介 154
4.4 AHDL 硬件描述语言 154
4.4.2 使用AHDL 156
4.5 应用示例 175
4.5.1 简易频率计 175
4.5.2 八音电子琴 178
4.5.3 简易乐曲自动演奏器 179
第5章 MACH 系列CPLD结构与原理 182
5.1 Vantis 公司及其PLD产品简介 182
5.2 MACH 器件产品系列 183
5.3 MACH 器件的特点 185
5.4 MACH 1、2系列器件的结构与配置 188
5.4.1 MACH 1、2系列器件的内部结构 188
5.4.2 MACH 1、2系列器件的功能配置 192
5.5 MACH 4系列器件的结构与配置 193
5.5.1 MACH 4系列器件的内部结构 193
5.5.2 MACH 4系列器件的功能配置 197
5.6 MACH 5系列器件的结构与配置 198
5.6.1 MACH 5系列器件的内部结构 198
5.6.2 MCAH 5系列器件的功能配置 199
第6章 使用DesignDirect 软件开发MACH器件 202
6.1 DesignDirect 软件简介 202
6.1.1 概述 202
6.1.2 安装 204
6.1.3 设计流程 205
6.2 项目管理 205
6.2.1 使用项目管理器 206
6.2.2 使用层次化导引器 211
6.3.1 ABEL-HDL描述的基本结构 212
6.3 ABEL-HDL设计与输入 212
6.3.2 ABEL-HDL的语法要点 214
6.3.3 常用的ABEL-HDL语句 216
6.3.4 常用的逻辑描述方法与实例 218
6.3.5 测试向量的编写要点 224
6.3.6 文本形式的设计输入 226
6.4 原理图输入与EDIF网表导入 228
6.4.1 原理图的构成要素 228
6.4.2 使用原理图编辑器 228
6.4.4 使用符号编辑器 235
6.4.3 导入EDIF网表 235
6.4.5 使用库管理器 239
6.5 编译 241
6.5.1 编译处理的流程 241
6.5.2 与编译处理有关的选项 242
6.5.3 编译源文件 242
6.6 方程式仿真 243
6.6.1 方程式仿真的流程 243
6.6.2 进行方程式仿真 244
6.6.3 波形浏览器 245
6.7 设计适配与优化 249
6.7.1 执行适配 250
6.7.2 查看和使用适配的结果 251
6.7.3 设计优化方法 252
6.8 静态时序分析 255
6.8.1 性能分析器概述 255
6.8.2 执行静态时序分析 256
6.9 基于硬件描述语言的仿真与综合 258
6.9.1 Vista 版DD软件的设计流程 258
6.9.2 RTL级的功能仿真 259
6.9.3 综合 261
6.9.4 使用DD软件进行映射 263
6.9.5 时序仿真 263
6.10 器件编程 264
6.10.1 在系统编程中的硬件连接 264
6.10.2 VantisPRO软件的使用要点 266
第7章 硬件描述语言VHDL初步 269
7.1 概述 269
7.2.1 初识VHDL 271
7.2 VHDL设计文件的基本结构 271
7.2.2 实体和结构体 274
7.2.3 配置 275
7.2.4 程序包和库 278
7.3 对象、类型和属性 280
7.3.1 对象 280
7.3.2 数据类型 280
7.3.3 VHDL的属性 283
7.4.1 并行描述语句 286
7.4 VHDL的功能描述方法 286
7.4.2 顺序描述语句 293
7.5 VHDL 的结构描述方法 297
7.6 过程和函数 301
7.7 常用单元电路的设计实例 306
7.7.1 组合电路 306
7.7.2 时序电路 309
附录 ISPB-99系列CPLD实验套件简介 325
参考文献 332