1.1 EDA技术及其发展 1
1.1.1 EDA技术的涵义 1
第1章 EDA技术概述 1
1.1.2 EDA技术的发展史 2
1.2 EDA设计流程 3
1.3 EDA技术的主要内容及主要的EDA厂商 6
1.3.1 EDA技术的主要内容 6
1.3.2 主要EDA厂商概述 8
1.4 常用的EDA工具 9
1.5 EDA技术的发展趋势 11
1.5.1 可编程器件的发展趋势 11
1.5.2 软件开发工具的发展趋势 12
1.5.3 输入方式的发展趋势 13
1.6.2 EDA技术的应用场合 14
1.6 EDA技术的应用 14
1.6.1 EDA技术的应用形式 14
本章小结 15
思考题和习题 16
第2章 VHDL硬件描述语言 17
2.1 VHDL概述 17
2.1.1 常用硬件描述语言简介 17
2.1.2 VHDL及其优点 17
2.1.3 VHDL程序设计约定 19
2.1.4 VHDL程序设计举例 19
2.2 VHDL程序基本结构 20
2.2.1 实体 21
2.2.2 结构体 23
2.2.3 库 26
2.2.4 程序包 27
2.2.5 配置 28
2.3 VHDL语言要素 29
2.3.1 VHDL文字规则 29
2.3.2 VHDL数据对象 31
2.3.3 VHDL数据类型 32
2.3.4 运算操作符 34
2.3.5 VHDL语言结构体的描述方式 36
2.4 VHDL顺序语句 39
2.4.1 等待语句和断言语句 39
2.4.2 赋值语句 40
2.4.3 转向控制语句 42
2.4.4 子程序调用语句 47
2.4.5 返回语句 48
2.5 VHDL并行语句 49
2.5.1 进程语句 49
2.5.2 块语句 51
2.5.3 并行信号赋值语句 52
2.5.4 并行过程调用语句 54
2.5.5 元件例化语句 55
2.5.6 生成语句 56
本章小结 59
思考题和习题 60
第3章 Quartus Ⅱ软件及其应用 63
3.1 Quartus Ⅱ的使用及设计流程 63
3.1.1 Quartus Ⅱ的图形编辑输入法 63
3.1.2 Quartus Ⅱ的文本编辑输入法 71
3.2.1 创建工程和编辑设计文件 72
3.2 Quartus Ⅱ设计正弦信号发生器 72
3.2.2 编译 75
3.2.3 正弦信号数据ROM定制 77
3.2.4 仿真 80
3.2.5 测试 81
3.2.6 配置器件 86
3.3 MATLAB/DSP Builder设计可控正弦信号发生器 87
3.3.1 建立设计模型 88
3.3.2 Simulink模型仿真 92
3.3.3 SignalCompiler编译 94
3.3.4 使用Quartus Ⅱ实现时序仿真 95
3.3.5 使用Quartus Ⅱ进行硬件测试与硬件实现 96
本章小结 96
思考题和习题 97
4.1.1 基本门电路 98
第4章 VHDL应用实例 98
4.1 组合逻辑电路设计 98
4.1.2 译码器 99
4.1.3 编码器 101
4.1.4 数值比较器 104
4.1.5 数据选择器 104
4.1.6 算术运算电路 106
4.1.7 三态门及总线缓冲器 108
4.2 时序逻辑电路设计 110
4.2.1 时钟信号和复位信号 110
4.2.2 触发器 112
4.2.3 寄存器和移位寄存器 115
4.2.4 计数器 119
4.2.5 序列信号发生器和检测器 122
4.3 存储器设计 124
4.3.1 只读存储器ROM 125
4.3.2 随机存储器RAM 126
4.4 状态机设计 127
4.4.1 摩尔型状态机 128
4.4.2 米立型状态机 129
本章小结 130
思考题和习题 131
第5章 大规模可编程逻辑器件 132
5.1 可编程逻辑器件概述 132
5.2 简单可编程逻辑器件 134
5.3 复杂可编程逻辑器件 136
5.3.1 CPLD的基本结构 136
5.3.2 Altera公司的器件 137
5.4 现场可编程门阵列 142
5.4.1 FPGA的整体结构 143
5.4.2 Xilinx公司的FPGA器件 144
5.4.3 FPGA的配置 148
5.5 在系统可编程逻辑器件 149
5.5.1 ispLSI/pLSI的结构 149
5.5.2 Lattice公司ispLSI系列器件 152
5.6 FPGA和CPLD的开发应用选择 153
5.6.1 FPGA和CPLD的性能比较 153
5.6.2 FPGA和CPLD的开发应用选择 153
本章小结 156
思考题和习题 157
6.1.1 MAX+plus Ⅱ功能简介 158
第6章 常用EDA工具软件 158
6.1 Altera MAX+plus Ⅱ的使用 158
6.1.2 MAX+plus Ⅱ设计流程 161
6.1.3 MAX+plus Ⅱ设计举例 161
6.2 Xilinx Foundation的使用 170
6.2.1 Foundation设计流程 170
6.2.2 Foundation设计举例 172
6.3 ModelSim的使用 178
6.3.1 ModelSim的使用方法 178
6.3.2 ModelSim与MAX+plus Ⅱ的接口 182
6.3.3 ModelSim交互命令方式仿真 183
6.3.4 ModelSim批处理工作方式 184
本章小结 184
思考题和习题 185
第7章 EDA技术综合设计应用 186
7.1 数字闹钟的设计 186
7.1.1 系统的设计要求 186
7.1.2 系统的总体设计 187
7.1.3 闹钟控制器的设计 189
7.1.4 译码器的设计 193
7.1.5 键盘缓冲器（预置寄存器）的设计 194
7.1.6 闹钟寄存器的设计 195
7.1.7 时间计数器的设计 196
7.1.8 显示驱动器的设计 197
7.1.9 分频器的设计 199
7.1.10 系统的整体组装 200
7.2 多功能信号发生器的设计 201
7.2.1 设计要求 201
7.1.11 系统的硬件验证 201
7.2.2 设计实现 202
7.2.3 系统仿真 206
7.3 序列检测器的设计 207
7.3.1 设计思路 207
7.3.2 VHDL程序实现 208
7.3.3 硬件逻辑验证 208
7.4 交通灯信号控制器的设计 209
7.4.1 设计思路 209
7.4.2 VHDL程序实现 209
7.4.3 硬件逻辑验证 210
7.5.1 设计思路 211
7.5.2 VHDL程序实现 211
7.5 空调系统有限状态自动机的设计 211
7.6 电梯控制系统的设计 212
7.6.1 设计要求 212
7.6.2 设计实现 212
7.6.3 系统仿真 217
7.7 步进电机控制电路的设计 217
7.7.1 步进电机的工作原理 218
7.7.2 驱动电路的组成及VHDL实现 219
7.8 智力竞赛抢答器的设计 220
7.8.1 设计思路 220
7.8.2 VHDL程序实现 221
7.9 单片机与FPGA/CPLD总线接口的设计 225
7.9.1 设计思路 225
7.9.2 VHDL程序实现 226
思考题和习题 228
本章小结 228
第8章 EDA实验开发系统 231
8.1 GW48型EDA实验开发系统原理与使用 231
8.1.1 系统性能及使用注意事项 231
8.1.2 系统工作原理 232
8.1.3 系统主板结构与使用方法 233
8.2 GW48实验电路结构图 239
8.2.1 实验电路信号资源符号图说明 239
8.2.2 各实验电路结构图特点与适用范围简述 239
8.3 GW48系统结构图信号名与芯片引脚对照表 247
8.4 GWDVP-B电子设计竞赛应用板使用说明 252
8.5 GW48型EDA实验开发系统使用实例 254
思考题和习题 257
本章小结 257
第9章 EDA技术实验 258
实验1 8位全加器的设计 258
实验2 组合逻辑电路的设计 260
实验3 触发器功能的模拟实现 262
实验4 计数器的设计 264
实验5 计数译码显示电路 266
实验6 数字钟综合实验 270
实验7 序列检测器的设计 271
实验8 简易彩灯控制器 274
实验9 正负脉宽数控调制信号发生器的设计 275
实验10 数字秒表的设计 278
实验11 交通灯信号控制器的设计 281
实验12 模拟信号检测 284
实验13 4位十进制频率计设计 285
实验14 VGA显示器彩条信号发生器设计 288
实验15 A/D转换控制器的设计 292
实验16 音乐发生器的设计 294
第10章 EDA技术在全国大学生电子设计竞赛中的应用 300
10.1 等精度频率计设计 300
10.1.1 系统设计要求 300
10.1.2 系统组成 300
10.1.3 工作原理 301
10.1.4 FPGA开发的VHDL设计 303
10.1.5 系统仿真 306
10.1.6 系统测试与硬件验证 307
10.1.7 设计技巧分析及系统扩展思路 308
10.2.1 测相仪工作原理及实现 309
10.2 测相仪设计 309
10.2.2 系统测试 310
10.3 基于DDS的数字移相正弦信号发生器设计 311
10.3.1 系统设计要求 311
10.3.2 系统设计方案 311
10.3.3 DDS内部主要模块的VHDL程序实现 312
10.3.4 系统仿真与硬件验证 315
10.3.5 设计技巧分析与系统扩展思路 317
10.4 逻辑分析仪设计 318
10.4.1 设计任务 318
10.4.2 设计基本要求 318
10.4.3 设计实现 319
附录 常用FPGA/CPLD管脚图 322
参考文献 325