第一篇 Nios CPU及外设 1
第1章 Nios CPU 1
1.1 指令总线主端口 2
1.2 数据总线主端口 2
1.3 高速缓存 2
1.4 移位单元 3
1.5 乘法支持 3
1.6 中断支持 3
1.7 Nios片上调试模块（OCI模式） 4
第2章 Nios CPU编程模型 5
2.1 寄存器 5
2.2 存储器结构 10
2.3 寻址方式 15
2.4 程序流程控制 17
2.5 异常事件 18
2.6 流水线 22
第3章 Avalon总线 24
3.1 概述 24
3.2 术语和概念 25
3.3 Avalon总线传输 28
3.4 Avalon从端口传输 30
3.5 Avalon主端口传输 34
3.6 高级Avalon总线传输 35
3.7 片外设备与Avalon总线的接口 37
3.8 Avalon总线地址对齐方式 40
3.9 连接到外部设备 41
第4章 外设的组织与使用 43
4.1 SOPC Builder与PTF文件 43
4.2 定时器 44
4.3 并行输入／输出口 47
4.4 异步收发器（UART） 49
4.5 DMA控制器 57
4.6 串行外围设备接口（SPI） 60
第二篇 Quartus Ⅱ应用入门 67
第5章 Quartus Ⅱ应用基础 67
5.1 原理图工程 68
5.2 文本文件（Verilog）工程 87
5.3 文本文件（VHDL）工程 105
5.4 文本文件（AHDL）工程 107
5.5 混合工程（自底而上） 108
5.6 混合工程（自顶而下） 112
第6章 设计举例 123
6.1 7段数码管译码器（DE4_7） 123
6.2 8选1多路选择器（MUL8_1） 125
6.3 计数器（CNT1000） 126
6.4 50kHz分频器 127
6.5 动态数码管显示（DISPLAY） 128
6.6 数字电子钟（CLK） 129
6.7 数字频率计（FREQ） 132
6.8 电子抢答器 134
6.9 出租车计价器 138
第7章 Quartus Ⅱ的工具 144
7.1 在线逻辑分析仪（SignalTap Ⅱ） 144
7.1.1 捕捉条件 144
7.1.2 存储深度 144
7.1.3 观察信号 145
7.1.4 在线逻辑分析仪使用举例 145
7.2 TCL屏幕控制台 150
8.1 数字电子钟 154
8.1.1 分频器CNT1000_V 154
第8章 Verilog语言设计举例 154
8.1.2 分频器CNT50000_V 155
8.1.3 六十进制计数器CNT60_V 156
8.1.4 二十四进制计数器CNT24_V 157
8.1.5 时钟控制CLK_C_V 157
8.1.6 动态显示DISPLAY_V 158
8.2 数字频率计 160
8.2.1 14位计数器CNT14BITE_v 161
8.2.2 14位D触发器DFF14BITE_v 162
8.3 电子抢答器 163
8.3.1 抢答识别MS_SL_v 163
8.3.2 三选一MUL3_v 167
8.3.3 积分器JIFEN_v 167
8.4 出租车计价器 169
8.4.1 分频器X7456_v 170
8.4.2 二选一mux_v 171
8.4.3 计价收费my_jijiaqi_v 171
第9章 VHDL语言设计举例 173
9.1 数字电子钟（CLK） 173
9.1.1 分频器count 173
9.1.2 计数器count_bcd 174
9 1.3 动态显示器display 176
9.1.4 时钟控制time_set 177
9.2 数字频率计 178
9.2.1 计数器t_trigger 178
9.2.2 14位计数器freq_count 179
9.2.3 14位锁存器my_dff 181
9.3 电子抢答器 181
9.4 出租车计价器 185
9.4.1 二选一mux2 186
9.4.2 计价收费my_jijiaqi 186
第三篇 Nios应用入门 191
第10章 SOPC Builder 191
10.1 创建工程项目 191
10.2 构造Nios CPU及其外设 193
第11章 GERMS监控 207
11.1 GERMS监控简介 207
11.2 Nios SDK Shell 208
11.3 Nios SDK Shell的命令 210
12.1 扩展外部SRAM 211
12.1.1 SRAM芯片 211
第12章 Nios CPU系统扩展 211
12.1.2 SRAM的扩展实例 213
12.2 扩展外部Flash 220
12.2.1 性能比较 221
12.2.2 接口差别 221
12.2.3 容量和成本 221
12.2.4 易用性 222
12.2.5 软件支持 222
12.2.6 Flash的扩展实例 222
12.3 串行配置器件 227
12.4.1 单一外部中断源 235
12.4 外部中断 235
12.4.2 多个外部中断源 238
12.5 定时器 240
第13章 Nios系统的接口实验 243
13.1 模／数转换（ADC0832） 243
13.2 数／模转换（TLC5620） 247
13.3 键盘、显示器控制器（7289A） 252
13.4 点阵液晶显示器（T6963C） 257
13.5 时钟日历（DS1337） 276
13.6 IC卡（24C01） 281
13.7 语音录放（ISD25120） 284
14.1 创建工程项目 289
第四篇 Nios Ⅱ应用入门 289
第14章 SOPC Builder 289
14.2 构造Nios Ⅱ CPU及其外设 291
第15章 Nios Ⅱ IDE 302
15.1 新建工程 302
15.2 重新进入已有工程 311
第16章 Nios CPU系统扩展 317
16.1 扩展外部SRAM 317
16.1.1 SRAM芯片 318
16.1.2 SRAM的扩展实例 319
16.2.1 性能比较 326
16.2.2 接口差别 326
16.2 扩展外部Flash 326
16.2.3 容量和成本 327
16.2.4 易用性 327
16.2.5 软件支持 327
16.2.6 Flash的扩展实例 327
16.3 串行配置器件 339
16.3.1 配置数字逻辑 339
C.3 用户键盘 345
16.3.2 配置CPU系统 346
16.4 外部中断 347
16.4.1 单一外部中断源 347
16.4.2 多个外部中断源 351
16.5 定时器 353
17.1 模／数转换（ADC0832） 355
第17章 Nios系统的接口实验 355
17.2 数／模转换（TLC5620） 359
17.3 键盘、显示器控制器（7289A） 363
17.4 点阵液晶显示器（T6963） 369
17.5 时钟日历（DS1337） 387
17.6 IC卡（24C01） 391
17.7 语音录放（ISD25120） 395
A.1.2 使用对象 399
A.1.4 多功能电子学习机的结构 399
A.1.3 多功能电子学习机的特色 399
A.1.1 设计目的 399
A.1 概述 399
附录A 多功能电子学习机系统介绍 399
A.2 多功能电子学习机的模块 400
A.2.1 电源模块 401
A.2.2 逻辑指示模块 401
A.2.3 数字量模块 403
A.2.4 按键模块 403
A.2.5 并行输入模块 403
A.2.6 并行输出模块 404
A.2.7 键盘显示器模块 405
A.2.10 D/A转换模块 406
A.2.8 点阵液晶模块 406
A.2.9 A/D转换模块 406
A.2.11 IC卡、日历模块 407
A.2.12 语音模块 407
A.2.13 用户PLD模块 409
A.2.14 串行（RS232）通信模块 409
A.2.15 时钟 410
A.2.16 蜂鸣器 411
A.2.17 配置模块1 411
A.2.18 配置模块2 411
附录B FPGA系统模块 414
B.1 FPGA模块 414
B.2 静态RAM模块 420
B.3 Flash模块 421
B.4 串行接口模块 422
B.5 时钟模块 423
B.6 电源模块 423
B.7 配置模块 425
B.8 Nios模块的引脚资源 426
附录C 实验显示板 433
C.1 数码管及其驱动 434
C.2 数码管位驱动 434
C.4 用户逻辑指示器 436
C.5 用户逻辑笔 436
C.6 连接件 436