第1章 VHDL程序设计概述 1
1.1 VHDL概况 1
1.1.1 VHDL的发展 1
1.1.2 VHDL的特点 1
1.1.3 VHDL术语 2
1.2 VHDL设计流 3
1.3 VHDL综合工具 4
1.3.1 ISE综合工具 4
1.3.2 QuartusⅡ综合工具 5
1.3.3 ModelSim仿真工具 5
1.4.1 GAL元件 6
1.4 CPLD和FPGA概述 6
1.4.2 CPLD 8
1.4.3 FPGA 10
1.5 从VHDL代码到CPLD/FPGA 14
第2章 VHDL语法基础 19
2.1 VHDL描述结构 19
2.1.1 库描述 21
2.1.2 实体 22
2.1.3 结构体 25
2.2 结构体的描述 26
2.3 进程 28
2.3.1 进程语句的格式 28
2.3.2 进程的敏感表 29
2.4.1 信号 31
2.4 VHDL数据对象 31
2.4.2 变量 34
2.4.3 常量 35
2.4.4 TO和DOWNTO关键词 36
2.5 数据类型 36
2.5.1 整型数据 37
2.5.2 实型数据 38
2.5.3 位和位矢量 38
2.5.4 布尔类型数据 41
2.5.5 字符与字符串 41
2.5.6 标准逻辑位和逻辑矢量 42
2.5.7 数组型的数据或信号声明及赋值 44
2.5.9 时间 46
2.5.8 自然数和正整数 46
2.5.10 带符号和不带符号数据 47
2.5.11 用户定义的数据类型 49
2.5.12 数组 50
2.5.13 端口数组 55
2.5.14 记录 56
2.5.15 文件类型 57
2.5.16 寻址类型 59
2.5.17 综合工具支持和不支持的数据类型 60
2.6 数据类型转换 60
2.6.1 使用转换函数 60
2.6.2 使用类型标记法转换数据类型 64
2.7 VHDL操作符 65
2.7.1 赋值操作符 65
2.7.2 逻辑操作符 66
2.7.3 算术操作符 67
2.7.4 关系操作符 68
2.7.5 移位操作符 69
2.7.6 连接操作符 70
2.7.7 操作符重载 70
2.8 VHDL预定义属性 71
2.8.1 值类型属性 72
2.8.2 函数类型属性 73
2.8.3 信号类型属性 74
2.8.4 TYPE类型属性 79
2.8.5 RANGE类型属性 80
2.8.6 用户自定义属性 80
2.9 GENERIC参数传递 81
2.8.7 综合工具对属性的支持 81
2.10 VHDL设计实例 82
2.10.1 十六进制7段译码器 82
2.10.2 16位乘16位的乘法器 84
2.10.3 波形发生器 85
第3章 VHDL的描述方法 87
3.1 并行的VHDL代码 87
3.1.1 并行代码所在位置 88
3.1.2 元件端口映射 89
3.1.3 信号赋值语句 91
3.1.4 WHEN语句 91
3.1.5 GENERATE语句 95
3.1.6 并行的进程 98
3.1.7 并行的过程调用 100
3.1.8 块语句 101
3.2 顺序VHDL代码 104
3.2.1 进程内部的顺序代码 104
3.2.2 过程和函数内部的顺序代码 107
3.2.3 顺序代码的信号和变量 108
3.2.4 WAIT语句 109
3.2.5 信号的延时 112
3.2.6 IF语句 113
3.2.7 CASE语句 114
3.2.8 CASE和IF的比较 116
3.2.9 LOOP语句 116
3.2.10 NEXT语句和EXIT语句 119
3.2.11 NULL语句 122
3.2.12 RETURN语句 123
3.2.13 ASSERT语句 124
3.3 电路设计实例 125
3.3.1 加法器和减法器组合电路设计 125
3.3.2 同步二进制增计数器电路 126
第4章 VHDL子程序和元件例化 129
4.1 程序包 129
4.1.1 程序包的说明 130
4.1.2 程序包体的描述 131
4.1.3 程序包的使用 132
4.2 层次化建模和元件例化 134
4.2.1 层次化建模 134
4.2.2 元件声明 135
4.2.3 端口映射 136
4.2.4 GENERIC映射 138
4.3 函数和过程 139
4.3.1 函数 140
4.3.2 全局函数和局部函数 141
4.3.3 过程 143
4.3.4 全局过程和局部过程 145
4.3.5 子程序的重载 147
4.3.6 函数和过程的比较 151
4.4 元件配置和子程序应用实例 151
4.4.1 元件例化实例 151
4.4.2 函数应用实例 154
第5章 有限状态机 156
5.1 有限状态机概述 156
5.2 有限状态机的建模 157
5.2.1 状态的处理 159
5.2.2 模型的构建 160
5.3 状态编码 163
5.3.1 二进制编码 164
5.3.2 枚举类型的编码 166
5.3.3 一位有效编码 168
5.3.4 综合工具的设置 169
5.3.5 定义编码方式的语法格式 169
5.4 有限状态机的设计实例 170
5.4.1 Moore有限状态机 170
5.3.6 初始化有限状态机 170
5.4.2 Mealy有限状态机 173
5.4.3 交通信号灯 175
5.4.4 硬币兑换机 177
第6章 VHDL仿真 181
6.1 VHDL仿真概述 181
6.2 仿真测试平台文件 182
6.2.1 测试平台文件的结构 182
6.2.2 激励信号的产生 185
6.2.3 使用仿真工具的波形编辑器 191
6.2.4 使用测试矢量 192
6.3 仿真响应 193
6.4 文件I/O的读写 196
6.4.1 文件I/O读写操作 197
6.4.2 仿真时的写文件操作 198
6.4.3 仿真时的读文件操作 200
6.5 功能和时序仿真 203
6.5.1 功能仿真 203
6.5.2 时序仿真 203
6.6 仿真实例 204
第7章 VHDL综合 211
7.1 VHDL综合概述 211
7.1.1 设计约束 212
7.1.2 工艺库 213
7.2 RTL级描述 213
7.3 综合和优化 215
7.4.1 寄存器／锁存器 217
7.4 可综合的VHDL编程技巧 217
7.4.2 异步复位 218
7.4.3 同步复位 219
7.4.4 复杂的电路设计综合实例 220
7.5 VHDL结构的综合支持 224
第8章 综合和仿真工具 228
8.1 Xilinx的ISE 7.1综合工具 228
8.1.1 建立设计项目 228
8.1.2 VHDL程序操作 232
8.1.3 设计综合和执行 234
8.1.4 建立测试平台文件 238
8.1.5 仿真测试 242
8.1.6 物理编程实现 243
8.2 Altera的Quartus Ⅱ 5.0综合工具 244
8.2.1 建立设计项目 244
8.2.2 建立VHDL设计描述 246
8.2.3 编译和综合 249
8.2.4 仿真操作 251
8.2.5 物理编程实现 256
8.3 Mentor Graphics的ModelSim SE 6.1仿真工具 256
8.3.1 基本仿真操作 257
8.3.2 建立项目 260
8.3.3 仿真配置 264
8.3.4 建立资源库 265
8.3.5 使用波形编辑器 268
9.1.1 十进制数的7段编码显示 274
9.1 组合逻辑电路设计 274
第9章 VHDL数字电路设计 274
9.1.2 3-8线解码器的设计 276
9.1.3 8-3线优先编码器的设计 278
9.1.4 多路选择器 279
9.1.5 多路信号分离器 280
9.1.6 三态缓冲器 282
9.1.7 算术逻辑单元 283
9.2 顺序逻辑电路设计 284
9.2.1 顺序逻辑电路的描述 284
9.2.2 触发器 285
9.2.3 锁存器 287
9.2.4 双向计数器 288
9.2.5 寄存器 289
9.2.6 延迟电路 290
9.2.7 时钟分频器 291
9.2.8 随机存储器 293
9.3 综合电路的设计 294
9.3.1 PWM信号发生器 294
9.3.2 乘法累加电路 298
9.3.3 并行乘法器 299
9.3.4 数字滤波器 303
9.3.5 串行通信接口 305
附录 313
附录A VHDL保留字 313
附录B 逻辑符号对照表 314
参考文献 315