1.1 集成电路工业发展里程碑 1
第1章 绪论 1
1.2 半导体技术发展路线图 2
1.2.1 国际半导体技术路线图 2
1.2.2 路线图技术特性 3
1.3 集成电路设计驱动 5
1.3.1 微处理器 5
1.3.2 模拟混合信号（AMS）设计 7
1.3.3 嵌入存储器 7
1.3.4 系统芯片（SOC） 7
1.4.1 SOC的规范形式 8
1.4 SOC设计挑战 8
1.4.2 SOC的挑战 9
1.4.3 设计挑战 10
1.4.4 测试挑战 13
参考文献 15
第2章 SOC设计 16
2.1 SOC模型 16
2.1.1 建模分类 16
2.1.2 通用模型 17
2.1.3 系统模型 18
2.1.4 体系结构模型 18
2.1.6 实现级性能模型 19
2.1.5 硬件模型 19
2.1.7 软件模型 20
2.2 SOC设计分层 20
2.3 SOC系统设计 21
2.3.1 系统设计过程 21
2.3.2 系统设计的一些重要概念 22
2.4 SOC硬件设计 24
2.4.1 设计质量的优化标准 24
2.4.2 逻辑、电路和物理设计 25
2.4.3 验证和测试 26
2.5.1 设计重用的概念 27
2.5 SOC设计重用技术 27
2.5.2 虚拟插座接口（VSI） 28
2.6 SOC设计方法学 30
2.6.1 基于内核的设计方法 30
2.6.2 基于平台的设计方法 32
参考文献 34
第3章 SOC/ASIC验证 36
3.1 验证技术概述 36
3.1.1 功能验证 36
3.1.2 等价验证 39
3.1.3 静态分析验证 40
3.1.4 物理验证 40
3.2.2 功能覆盖度量 41
3.2 模拟 41
3.2.1 模拟器 41
3.2.3 覆盖分析技术 42
3.2.4 验证测试程序 43
3.3 验证测试程序自动化 44
3.3.1 动态偏置伪随机测试程序生成 44
3.3.2 基于模型的伪随机测试程序生成 44
3.3.3 基于约束满足问题求解的伪随机测试程序生成 45
3.3.4 基于代码覆盖的测试程序生成 46
3.4 Lint检验 47
3.5 静态时序分析 47
3.5.1 静态时序分析方法 47
3.5.2 深亚微米集成电路的时序分析方法 48
3.6 形式等价检验 49
3.6.1 组合形式等价检验 49
3.6.2 基于BDD的等价检验 50
3.7 形式模型检验 52
3.7.1 CTL模型检验 53
3.7.2 符号模型检验 55
3.8 定理证明验证 57
3.9 断言验证 58
3.9.1 硬件验证语言 58
3.9.2 断言——特性说明 59
3.10.1 设计验证计划 60
3.9.3 基于断言的验证方法 60
3.10 集成电路设计的验证方法学 60
3.10.2 SOC验证方法学 61
参考文献 65
第4章 SOC/ASIC测试 69
4.1 测试技术概述 69
4.1.1 测试的基本技术 69
4.1.2 测试的定义 70
4.2 故障模拟 71
4.2.1 缺陷、失效和故障 71
4.2.2 故障模拟器 72
4.3 自动测试向量生成 73
4.2.3 故障模拟结果分析 73
4.3.1 组合电路测试生成方法 74
4.3.2 时序电路测试生成方法 74
4.3.3 其他测试生成方法 75
4.3.4 测试的评价 76
4.4 电流测试 76
4.4.1 基本概念 76
4.4.2 测试码产生 77
4.4.3 深亚微米工艺的影响 77
4.5 存储器测试 77
4.5.1 存储器模型 78
4.5.2 存储器故障模型 79
4.5.3 存储器功能测试 80
4.6 可测试性设计技术 82
4.6.1 可测试性设计目标 82
4.6.2 可测试性分析 82
4.6.3 特定的可测试性设计方法 83
4.6.4 系统化的可测试性设计方法 84
4.7 扫描设计 85
4.7.1 扫描电路设计 85
4.7.2 扫描测试 87
4.7.3 扫描链结构 88
4.8 边界扫描设计 89
4.8.1 边界扫描结构 89
4.8.2 测试访问端口（TAP）控制器 90
4.8.3 混合信号测试总线 93
4.9 内建自测试（BIST） 96
4.9.1 逻辑电路BIST（LBIST） 96
4.9.2 测试向量生成 96
4.9.3 测试响应压缩 98
4.10 存储器的可测试性设计 100
4.11 SOC的可测试性设计 101
4.11.1 内核的测试要求 101
4.11.2 SOC测试结构 102
4.11.3 SOC测试策略 105
4.12 可调试性设计 107
4.12.1 调试概念 107
4.12.2 硅片调试 107
4.12.3 可调试性设计的功能 108
4.13 可制造性设计和可维护性设计 109
4.14 集成电路的测试方法学 110
4.14.1 集成电路的测试设计 110
4.14.2 SOC测试方法学 110
参考文献 111
5.1.1 软件编程语言C/C++ 114
5.1.2 硬件描述语言Verilog-1995 114
5.1 设计语言 114
第5章 集成电路设计语言 114
5.1.3 硬件描述语言VHDL-1993 116
5.1.4 Verilog-2001 117
5.1.5 Verilog-AMS 125
5.2 验证语言 134
5.2.1 硬件验证语言OpenVera 134
5.2.2 断言验证语言OVA 142
5.3 统一的设计和验证语言 147
5.3.1 特性说明语言PSL 147
5.3.2 系统级设计语言SystemC 153
5.3.3 硬件描述和硬件验证语言SystemVerilog 162
5.3.4 Verilog-2005 171
5.3.5 VHDL-200x 171
5.3.6 新颖的SOC设计语言 172
5.4 测试语言 173
5.4.1 标准测试接口语言STIL 173
5.4.2 内核测试语言CTL 175
参考文献 176
第6章 Synopsys EDA系统 179
6.1 概述 179
6.2 Galaxy设计平台 184
6.2.1 分层设计方法学 184
6.2.2 RTL综合 187
6.2.3 静态时序分析 191
6.2.4 信号完整性 192
6.2.5 电源综合 193
6.2.6 测试设计 198
6.2.7 物理设计 207
6.2.8 Sign-off确认 210
6.2.9 设计数据库 211
6.3 Discovery验证平台 211
6.3.1 系统级分析和设计 211
6.3.2 基准验证方法学 214
6.3.3 RTL验证 218
6.3.4 断言验证 220
6.3.5 测试程序自动化 226
6.3.6 RTL代码检查 227
6.3.7 形式特性检验 227
6.3.8 形式等价检验 229
6.3.9 覆盖分析 231
6.3.10 验证IP内核 233
6.3.11 AMS设计和验证 234
6.4 设计库 237
6.5 可制造性设计 238
参考文献 241
7.1 Nexperia数字视频平台 245
第7章 SOC设计平台实例——Philips Nexperia-DVP 245
7.2 数字视频SOC设计 246
7.2.1 SOC参考体系结构 246
7.2.2 SOC实现 249
7.3 数字视频软件 249
7.3.1 平台软件 249
7.3.2 软件参考体系结构 250
7.4 数字视频系统集成 251
7.4.1 性能优化 251
7.4.2 调度技术 252
参考文献 254
附录 英文缩写词 255