1.1 Protel软件的最新高端版本Altium Designer 6.0介绍 1
第1章 Altium Designer 6.0简介 1
1.2 Altium Designer 6.0特点 3
1.2.1 Altium Designer6.0的特点 3
1.2.2电路图输入规格 4
1.2.3 PCB设计编辑器规范 5
1.2.4自动布线规范 6
1.2.5信号线传输效应分析规格 6
1.2.8 FPGA合成 7
1.2.6可编程逻辑设计规格 7
1.2.7 CAM输出 7
1.3Altium Designer 6.0的安装与激活 8
1.3.1 AltiumDesigner6.0安装 8
1.3.2启动AltiumDesigner 6.0 11
1.3.3激活AltiumDesigner6.0 12
1.4 Altium Designer6.0中文版FPGA设计环境简介 14
1.4.1 Altium Designer 6.0中文环境设置 14
1.4.2 Altium Designer 6.0中文版FPGA设计环境简介 15
1.5思考与练习 17
第2章 创建FPGA项目及系统参数设置 18
2.1创建FPGA项目 18
2.1.1从“Files”面板中创建FPGA项目 18
2.1.2从主页中创建FPGA项目 21
2.1.3从主菜单中创建FPGA项目 28
2.2Altium Designer6.0 FPGA设计环境简介 29
2.2.2 VHDL编辑器 30
2.2.1原理图编辑器 30
2.2.3 C语言编辑器 31
2.2.4 PCB编辑器 32
2.3系统参数优先设定 32
2.3.1系统常规参数设置 33
2.3.2系统显示参数设置 34
2.3.3系统升级参数设置 35
2.3.4系统浮动窗口透明度参数设置 35
2.3.6系统自动备份参数设置 36
2.3.7系统项目面板参数设置 36
2.3.5系统导航参数设置 36
2.3.8系统文件类型参数设置 37
2.3.9系统新创建文件默认参数设置 38
2.3.10系统文件锁定参数设置 38
2.3.11系统已加载的库文件参数设置 39
2.3.12脚本系统参数设置 40
2.4 FPGA系统参数优先设定 40
2.4.1 FPGA常规参数设置 40
2.4.3 FPGA仿真调试器参数设置 41
2.4.2 FPGA仿真编译器参数设置 41
2.4.4 FPGA综合参数设置 42
2.4.5 FPGA硬设备显示参数设置 42
2.5仿真波形参数设置 43
2.6思考与练习 43
第3章 VHDL语言程序设计基础 44
3.1 FPGA的基本结构 44
3.1.1可编程逻辑器件简介 44
3.1.2 FPGA的基本结构 45
3.1.3 Altera FPGA的结构 46
3.2 VHDL语言简介 49
3.3 VHDL程序设计的基本结构 50
3.3.1实体（ENTITY） 51
3.3.2结构体（ARCHITECTURE） 52
3.3.3库、程序包 54
3.3.4配置（CONFIGURATION） 56
3.4.1短标识符 58
3.4.2扩展标识符 58
3.4 VHDL语言的标识符 58
3.5 VHDL的对象 59
3.5.1常量 60
3.5.2变量 60
3.5.3信号 61
3.5.4文件 61
3.6标准数据类型 61
3.6.1整数类型（INTEGER TYPE） 61
3.6.6字符类型（CHARACTERTYPE） 62
3.6.5布尔类型（BOOLEANTYPE） 62
3.6.3位类型（BIT TYPE） 62
3.6.4位向量类型（BIT_VECTOR TYPE） 62
3.6.2实数类型或浮点类型（REALTYPE＆FLOATING TYPE） 62
3.6.7字符串类型（TRINGTYPE） 63
3.6.8时间类型或物理类型（TIMETYPE＆PHYSICALTYPE） 63
3.6.9错误等级类型（SEVERITY LEVELTYPE） 63
3.6.10自然数（NATURAL）、正整数（POSITIVE）类型 63
3.7用户自定义数据类型 63
3.7.3数组类型（ARRAYTYPE） 64
3.7.2整数类型（INTEGERTYPE）实数类型（REALTYPE） 64
3.7.1枚举类型（ENUMERATED TYPE） 64
3.7.4存取类型（ACCESS TYPE） 65
3.7.5记录类型（RECODE TYPE） 65
3.7.6数据类型转换 65
3.8 VHDL的运算操作符及表达式 66
3.9属性的描述与定义 68
3.9.1数值类属性函数 68
3.9.3信号类属性函数 69
3.9.2函数类属性函数 69
3.9.4数据类型类属性函数 70
3.9.5数据范围类属性函数 70
3.9.6自定义属性函数 70
3.10思考与练习 71
第4章 VHDL语法基础 72
4.1 VHDL语言的顺序语句 72
4.1.1等待语句（wait_statement） 72
4.1.2断言语句（assertion_statement） 73
4.1.3报告语句（report statement） 73
4.1.4信号赋值语句（signal_assignment_statement） 74
4.1.5变量赋值语句（variable_assignment_statement） 74
4.1.6过程调用语句（procedure_call_statement） 75
4.1.7条件语句（if_statement） 75
4.1.8选择语句（case_statement） 75
4.1.9循环语句（loop_statement） 76
4.1.11退出语句（exit_statement） 77
4.1.12返回语句（return_statement） 77
4.1.10下次语句（next_statement） 77
4.1.13空语句（null_statement） 78
4.1.14中断语句（break_statement） 78
4.2并行语句（concurrent_statements） 78
4.2.1块语句（block_statement） 79
4.2.2进程语句（process_statement） 79
4.2.3并行过程调用语句（concurrent_procedure call_statements） 80
4.2.5并行信号赋值语句（concurrent__signal assignment_statements） 81
4.2.4并行断言语句（concurrent_assertion_statements） 81
4.2.6元件例化语句（component instantiation statements） 83
4.2.7生成语句（generate_statements） 87
4.2.8并行中断语句（concurrentbreak_statement） 88
4.3思考与练习 88
第5章 VHDL程序中的信号处理 89
5.1信号的驱动源 89
5.2信号的延迟 90
5.2.1信号的惯性延迟（INERTIAL） 90
5.2.2信号的阈值惯性延迟 92
5.2.3信号的传输延迟（TRANSPORT） 93
5.3仿真周期 93
5.4信号的δ延迟 95
5.4.1 δ延迟的意义、用途和使用方法 95
5.4.2延缓进程（POSTPONED） 95
5.5信号与变量的区别 96
5.6思考与练习 96
6.2测试平台的设计方法 97
6.1仿真方法 97
第6章 系统仿真及测试程序设计 97
6.2.1实体描述可简化 98
6.2.2程序中应包含输出错误信息的语句 98
6.2.3配置语句（CONFIGURATION） 99
6.2.4不同仿真目的对测试平台设计的要求 99
6.3表格式测试平台程序设计 100
6.3.1被测模块 100
6.3.2测试平台程序 101
6.4.1文件输入输出程序包TEXTIO的应用 103
6.4文件I/O式测试平台程序设计 103
6.4.2文件I/O式测试平台程序设计 107
6.4.3用子程序方式建立测试平台 109
6.5思考与练习 111
第7章 VHDL语言设计FPGA实例 112
7.1功能模块设计实例 112
7.1.1创建FPGA项目 112
7.1.2为项目添加VHDL文件 113
7.1.4为新创建的原理图元件命名 115
7.1.3根据文件创建原理图元件符号 115
7.1.5为项目添加原理图文件 116
7.1.6新创建元件的放置方法 118
7.2 FPGA项目设计实例 119
7.2.1创建项目 120
7.2.2为项目添加已有文件 120
7.2.3 BCD计数器项目文件内容 122
7.2.4创建项目的VHDL元件库 125
7.2.5编译库文件 126
7.2.6创建项目元件库 127
7.2.7编辑项目原理图 128
7.2.8根据VHDL创建图纸符号 130
7.2.9放置导线、总线和网路标签 132
7.3创建VHDL测试平台 133
7.3.1从原理图创建VHDL程序 133
7.3.2创建VHDL测试平台 136
7.4设计项目仿真 140
7.4.1仿真参数设置 140
7.4.2仿真初始化 141
7.4.3设置断点 142
7.4.4运行仿真 143
7.5思考与练习 147
第8章 设计项目的逻辑综合 148
8.1逻辑综合概述 148
8.1.1约束条件 148
8.1.2支持工艺库 148
8.2.1 FPGA综合器参数设置 149
8.2综合参数设置 149
8.1.4门级映像网表 149
8.1.3逻辑综合步骤 149
8.2.2 FPGA综合参数设置 150
8.2.3编辑约束文件 152
8.2.4加载约束文件 158
8.3逻辑综合 160
8.4思考与练习 170
第9章 FPGA综合布线设计实例 171
9.1打开项目 171
9.2创建约束文件 172
9.2.1为项目添加约束文件 172
9.2.2选择FPGA芯片 173
9.2.3添加端口约束 174
9.2.4添加信号约束 174
9.3添加配置 178
9.4编译和综合 179
9.4.1启动LiveDesign设计环境 179
9.4.2设定硬件芯片 180
9.4.3连接Nanoboard-NB1开发器 182
9.4.4第三方开发工具的挂接 182
9.4.5编译项目进程 183
9.4.6项目综合进程 184
9.5布局布线进程 185
9.5.1转换“Translate Design” 185
9.5.2映像“Map Design To FPGA” 186
9.5.3布局布线“Place and Route” 187
9.5.4定时分析“Timing Analysis” 188
9.5.5创建Bit文件“Make Bit File” 189
9.6下载Bit文件 190
9.7思考与练习 191
第10章 NannoBoard-NB1开发器 192
10.1 NanoBoard NB1开发器标准配置 192
10.2 NanoBoard NB1开发器主要接口 193
10.2.1电源类 193
10.2.4系统指示LED 194
10.2.3系统配置接口 194
10.2.2计算机接口 194
10.2.5扩展NanoBoard NB1的I/O接口 195
10.2.6系统时钟 195
10.2.7子板接口 196
10.2.8用户目标板接口 196
10.2.9子板I/O信号接口 197
10.2.11其他通用接口 198
10.3升级NanoBoards-NB1驱动软件 198
10.2.10 I2C标准的ADC/DAC接口 198
10.4独立配置 202
10.5 NanoBoards-NB1开发器测试 202
10.5.1 NanoBoard RAM测试 202
10.5.2 AltiumDesigner6.0控制NanoBoards-NB1的方法 204
10.5.3 NanoBoards-NB1主要功能测试 207
10.6子板 209
10.6.1 NanoBoard-NB1带有的标准子板 209
10.6.2可选FPGA器件子板 209
10.6.3可选CPLD器件子板 210
10.7思考与练习 211
第11章 嵌入式系统设计 212
11.1嵌入式系统简介 212
11.1.1嵌入式系统的定义 212
11.1.2 Altium Designer6.0嵌入式系统设计简介 212
11.1.3 Altium Designer6.0嵌入式系统设计步骤 214
11.1.4 Altium Designer 6.0嵌入式系统设计基本知识 217
11.2创建一个新的FPGA项目 218
11.3.1查找元件 219
11.3绘制原理图 219
11.3.2放置元件 223
11.3.3放置导线、总线和总线连接器 224
11.3.4放置电源端口 225
11.3.5元件自动标识 226
11.3.6放置忽略ERC检查指示符 227
11.4创建嵌入式软件项目 227
11.4.1创建嵌入式软件项目 227
11.5设置嵌入式软件项目选项参数 228
11.4.2编写C语言程序 228
11.6设置项目间的关联属性 231
11.6.1设置处理器属性 231
11.6.2建立项目关联体系 231
11.7为项目添加配置 232
11.8编译项目产生的文件简介 233
11.8.1项目面板中显示的编译结果文件 233
11.8.2存储在项目文件夹中的编译结果文件 233
11.9下载验证设计 234
11.8.3可忽略的错误信息 234
11.10思考与练习 236
第12章 设备控制器和虚拟仪器 237
12.1 NanoBoard控制器（NanoBoardController） 237
12.1.1开发器时钟频率设置 237
12.1.2子板引导程序操作 239
12.1.3调用开发器闪存的方法 239
12.2硬设备控制器（Hard Devices） 241
12.3.1原理图中放置CLKGEN 243
12.3频率发生器CLKGEN 243
12.3.2频率发生器控制器 244
12.4频率计数器FRQCNT2 246
12.4.1原理图中放置FRQCNT2 246
12.4.2频率计数器控制器 246
12.5数字I/O模块IOB_X 248
12.5.1原理图中放置IOB_X 250
12.5.2数字I/O模块控制器 250
12.6逻辑分析仪LAX_X 251
12.6.1原理图中放置LAN_X 253
12.6.2逻辑分析仪控制器 253
12.7思考与练习 257
附录 258
附录A Altium Designer 6.0库列表 258
附录B 元件管脚缩写 289
附录C 系统帮助文件简介 297
参考文献 299