第1章 EDA技术概述 1
1.1 EDA技术的起源 1
目次 1
1.2 EDA技术的涵义 3
1.3 EDA技术的主要内容 3
1.3.1 大规模可编程逻辑器件 3
1.3.2 硬件描述语言 4
1.3.3 软件开发工具 5
1.4 EDA的工程设计流程 7
1.4.1 FPGA/CPLD的工程设计流程 7
1.3.4 实验开发系统 7
1.4.2 ASIC工程设计流程 10
1.5 EDA技术的应用形式 13
1.6 EDA技术的应用展望 13
思考题 14
第2章 大规模可编程逻辑器件 16
2.1 可编程逻辑器件概述 16
2.1.1 PLD的发展进程 16
2.1.2 PLD的种类及分类方法 18
2.1.3 常用CPLD/FPGA简介 19
2.1.4 常用CPLD/FPGA标识的含义 24
2.2 CPLD和FPGA的基本结构 26
2.2.1 CPLD的基本结构 27
2.2.2 FPGA的基本结构 35
2.3 FPGA/CPLD的测试技术 40
2.3.1 内部逻辑测试 40
2.3.2 JTAG边界测试技术 41
2.4 CPLD和FPGA的编程与配置 42
2.4.1 CPLD和FPGA的下载接口 43
2.4.2 CPLD器件的下载接口及其连接 43
2.4.3 FPGA器件的配置模式 44
2.5.1 开发应用选择方法 45
2.5 FPGA和CPLD的开发应用选择 45
2.4.4 使用配置器件配置（重配置）FPGA器件 45
2.5.2 三大厂家的选择 46
思考题 49
第3章 VHDL编程基础 50
3.1 VHDL概述 50
3.1.1 VHDL简介 50
3.1.2 VHDL的优点 50
3.1.3 VHDL程序设计约定 51
3.2 VHDL程序基本结构 51
3.2.1 VHDL程序的基本结构 51
3.2.2 VHDL程序设计举例 52
3.2.3 实体（ENTTTY） 54
3.2.4 结构体（ARCHITECTURE） 56
3.3 VHDL语言要素 57
3.3.1 VHDL文字规则 57
3.3.2 VHDL数据对象 59
3.3.3 VHDL数据类型 61
3.3.4 VHDL操作符 71
3.4 VHDL顺序语句 74
3.4.1 赋值语句 74
3.4.2 转向控制语句 77
3.4.3 WAIT语句 81
3.4.4 子程序调用语句 82
3.4.5 返回语句（RETURN） 84
3.4.6 空操作语句（NULL） 85
3.4.7 其他语句和说明 85
3.5 VHDL并行语句 92
3.5.1 进程语句 92
3.5.2 块语句 95
3.5.3 并行信号赋值语句 98
3.5.4 并行过程调用语句 100
3.5.5 元件例化语句 101
3.5.6 生成语句 102
3.6.1 函数（FUNCTION） 104
3.6 子程序 104
3.6.2 重载函数（OVERLOADED FUNCTION） 106
3.6.3 过程（PROCEDURE） 107
3.6.4 重载过程（OVERLOADED PROCEDURE） 108
3.7 库和程序包 109
3.7.1 库（LIBRARY） 109
3.7.2 程序包（PACKAGE） 110
3.8 VHDL描述风格 112
3.8.1 行为描述方式 112
3.8.2 数据流描述方式 113
3.8.3 结构描述方式 113
思考题 114
第4章 常用EDA工具软件操作指南 118
4.1 Altera MAX＋plusⅡ操作指南 118
4.1.1 MAX＋plusⅡ10.2的安装 118
4.1.2 MAX＋plusⅡ开发系统设计入门 120
4.2 Xilinx ISE Series的使用 133
4.2.1 ISE的安装 133
4.2.2 ISE工程设计流程 135
4.2.3 VHDL设计操作指南 137
4.2.4 ISE综合使用实例 139
4.3 Lattice ispDesignEXPERT的使用 157
4.3.1 ispDesign EXPERT的安装 157
4.3.2 原理图输入方式设计操作 158
4.3.3 VHDL输入方式设计操作 162
思考题 175
第5章 EDA设计方法与建模 177
5.1 EDA设计方法 177
5.1.1 分析方法 177
5.1.2 表示方法 177
5.1.3 实现方法 179
5.2 EDA设计建模 180
5.2.1 描述模型 180
5.2.2 组成模型 180
5.2.3 表示模型 181
思考题 190
第6章 基本单元电路的VHDL设计 191
6.1 计数器的设计 191
6.1.1 同步计数器的设计 191
6.1.2 异步计数器的设计 195
6.2 分频器的设计 197
6.3 选择器的设计 198
6.4 译码器的设计 201
6.5 编码器的设计 203
6.5.1 一般编码器的设计 203
6.5.2 优先级编码器的设计 204
6.6.1 数码寄存器的设计 206
6.6 寄存器的设计 206
6.6.2 移位寄存器的设计 207
6.6.3 并行加载移位寄存器的设计 208
6.7 存储器的设计 209
6.7.1 只读存储器ROM的设计 209
6.7.2 读写存储器SRAM的设计 211
6.8 输入电路的设计 212
6.8.1 键盘扫描电路的设计 212
6.8.2 键盘接口电路的设计 214
6.9 显示电路的设计 216
6.9.1 数码管静态显示电路的设计 217
6.9.2 数码管动态显示电路的设计 218
6.9.2 液晶显示控制电路的设计 221
思考题 222
第7章 状态机及其VHDL设计 223
7.1 状态机的基本结构和功能 223
7.2 一般状态机的VHDL设计 225
7.2.1 状态机的一般组成 225
7.2.2 状态机的编码方案 229
7.3 摩尔状态机的VHDL设计 230
7.4 米立状态机的VHDL设计 231
思考题 234
8.1.1 实验开发系统的基本组成 237
第8章 EDA实验开发系统 237
8.1 实验开发系统的概述 237
8.1.2 实验开发系统的性能指标 238
8.1.3 通用EDA实验开发系统的工作原理 238
8.1.4 通用实验开发系统的使用方法 239
8.2 常用实验开发系统的简介 239
8.2.1 GW48 EDA实验开发系统的特点 239
8.2.2 GW48 EDA实验开发系统实验电路结构图 241
8.2.3 GW48系统结构图信号名与芯片引脚对照表 249
8.2.4 GW48 EDA实验开发系统使用实例 254
思考题 255
9.1.1 系统的设计要求 256
第9章 EDA技术综合应用设计实例 256
9.1 数字闹钟的设计 256
9.1.2 系统的总体设计 257
9.1.3 闹钟控制器的设计 259
9.1.4 预置寄存器的设计 264
9.1.5 闹钟寄存器的设计 265
9.1.6 分频电路的设计 266
9.1.7 时间计数器的设计 267
9.1.8 显示驱动器的设计 270
9.2.1 DDS的基本原理 272
9.2 直接数字频率合成器DDS的设计 272
9.1.10 系统的硬件验证 272
9.1.9 系统的总装设计 272
9.2.2 参数确定及误差分析 273
9.2.3 实现器件的选择 274
9.2.4 DDS的FPGA实现设计 274
第10章 EDA技术实验 283
10.1 EDA技术实验基本要求 283
10.1.1 EDA技术实验的预习要求 283
10.1.2 EDA技术实验的基本步骤 283
10.1.3 EDA技术实验的报告要求 283
10.2 EDA软件的基本操作实验 284
10.3 并行加法器的设计实验 285
10.4 数字频率计的设计实验 286
10.5 数字秒表的设计实验 289
10.6 A/D转换控制器的设计实验 291
10.7 交通灯信号控制器的设计实验 294
10.8 音乐发生器的设计实验 295
10.9 VGA彩条信号发生器实验 301
附录1 常用FPGA/CPLD管脚图 306
附录2 利用互连网进行EDA资源的检索 308
参考文献 310
推荐进一步阅读的文献 311