目录 1
第1章 绪论 1
1.1 EDA技术及其发展 1
1.1.1 EDA技术的涵义 1
1.1.2 EDA技术的发展历程 2
1.1.3 EDA技术的基本特征和基本工具 4
1.2 EDA技术的主要内容 4
1.2.1 “自顶向下”的设计方法 4
1.2.2 ASIC设计 5
1.2.3 硬件描述语言 6
1.2.4 新工具软件 7
1.3.1 设计输入编辑器 10
1.3 常用EDA工具 10
1.3.2 综合器 11
1.3.3 仿真器 11
1.3.4 适配器 12
1.3.5 编程下载 12
1.4 EDA的工程设计流程 12
1.4.1 设计输入 13
1.4.2 综合 13
1.4.3 适配 13
1.4.4 时序仿真与功能仿真 14
1.4.5 编程下载 14
1.4.6 硬件测试 14
1.5 MAX＋PLUSⅡ简述 14
1.5.1 MAX＋PLUSⅡ简介 14
1.5.2 软件的安装 15
1.5.3 软件组成 16
1.5.4 设计流程 17
思考题与习题 17
第2章 可编程逻辑器件 18
2.1. 可编程逻辑器件概述 18
2.1.1 PLD发展历程 18
2.1.2 目前流行可编程器件的特点 19
2.1.3 可编程逻辑器件的基本结构和分类 20
2.1.4 PLD相对于MCU的优势所在 23
2.2 CPLD的结构与工作原理 25
2.2.1 CPLD的基本结构 25
2.2.2 Altera公司MAX7000系列CPLD简介 25
2.3.1 FPGA的基本结构 30
2.3 FPGA的结构与工作原理 30
2.3.2 Xilinx公司XC4000系列FPGA简介 33
2.4 CPLD/FPGA开发应用选择 34
思考题与习题 35
第3章 原理图输入设计方法 36
3.1 原理图设计方法 36
3.1.1 内附逻辑函数 36
3.1.2 编辑规则 37
3.1.3 原理图编辑工具 37
3.1.4 原理图编辑流程 38
3.1.5 设计项目的处理 41
3.1.6 设计项目的校验 46
3.1.7 器件编程 51
3.2.2 输入设计项目和存盘 53
3.2 1 位全加器设计 53
3.2.1 建立文件夹 53
3.2.3 将设计项目设置成工程文件 54
3.2.4 选择目标器件并编译 54
3.2.5 时序仿真 54
3.2.6 引脚锁定 56
3.2.7 编程下载 56
3.2.8 设计顶层文件 57
3.3 数字电子钟设计 57
3.3.1 六十进制计数器设计 58
3.3.2 十二进制计数器设计 61
3.3.3 数字电子钟顶层电路设计 63
3.4.1 常用LPM兆功能块 64
3.4 利用LPM兆功能块的电路设计 64
3.4.2 基于LPM COUNTER的数据分频器设计 65
3.4.3 制作一个兆功能模块 66
3.5 波形输入设计 68
3.5.1 创建波形设计新文件并指定工程名称 69
3.5.2 创建输入、输出和隐埋节点 69
3.5.3 编辑隐埋状态机节点波形 70
3.5.4 编辑输入和输出节点波形 71
3.5.5 查看波形情况 72
3.5.6 保存文件并检查错误 72
3.5.7 创建默认的功能模块 72
思考题与习题 73
4.1 概述 74
4.1.1 常用硬件描述语言简介 74
第4章 VHDL设计初步 74
4.1.2 VHDL的特点 75
4.1.3 VHDL程序设计约定 76
4.2 VHDL语言的基本单元及其构成 76
4.2.1 2选1多路选择器的VHDL描述 76
4.2.2 VHDL程序的基本结构 77
4.2.3 实体（ENTITY） 78
4.2.4 结构体 80
4.3 VHDL文本输入设计方法初步 83
4.3.1 项目建立与VHDL源文件输入 83
4.3.2 将当前设计设定为工程 84
4.3.3 选择VHDL文本编译版本号和排错 84
4.3.4 时序仿真 85
4.4.1 D触发器的VHDL描述 86
4.4 VHDL程序设计举例 86
4.4.2 1位二进制全加器的VHDL描述 90
4.4.3 4位加法计数器的VHDL描述 94
思考题与习题 97
第5章 VHDL设计进阶 99
5.1 VHDL语言要素 99
5.1.1 VHDL文字规则 99
5.1.2 VHDL数据对象 101
5.1.3 VHDL数据类型 105
5.1.4 VHDL操作符 116
5.2 VHDL顺序语句 121
5.2.1 赋值语句 121
5.2.2 转向控制语句 123
5.2.3 WAIT语句 130
5.2.4 子程序调用语句 132
5.2.5 返回语句 133
5.2.6 NULL语句 134
5.2.7 其他语句 135
5.3 VHDL并行语句 139
5.3.1 进程语句 139
5.3.2 并行信号赋值语句 141
5.3.3 块语句结构（BLOCK） 144
5.3.4 并行过程调用语句 146
5.3.5 元件例化语句 147
5.3.6 生成语句 148
5.4子程序 152
5.4.1 函数（FUNCTION） 153
5.4.2 重载函数（OVERLOADEDFUNCTION） 154
5.4.3 过程（PROCEDURE） 156
5.4.4 重载过程 158
5.5 库、程序包及其配置 159
5.5.1 库（LIBRARY） 159
5.5.2 程序包（PACKAGE） 161
5.5.3 配置（CONFIGURATION） 163
5.6 VHDL描述风格 166
5.6.1 行为描述 166
5.6.2 数据流描述 167
5.6.3 结构描述 167
5.7 常用单元的设计举例 168
5.7.1 组合逻辑电路设计 169
5.7.2 时序逻辑电路设计 177
5.8 VHDL与原理图混合设计方式 183
5.8.1 4位二进制计数器的VHDL设计 184
5.8.2 7段显示译码器的VHDL设计 184
5.8.3 顶层文件原理图设计 185
5.8.4 查看工程的层次结构 186
思考题与习题 187
第6章 有限状态机设计 189
6.1 概述 189
6.1.1 关于状态机 189
6.1.2 状态机的特点 189
6.1.3 状态机的基本结构和功能 190
6.2 一般有限状态机的设计 191
6.2.1 一般有限状态机的组成 191
6.2.2 设计实例 192
6.3 Moore型状态机的设计 194
6.3.1 多进程Moore型有限状态机 194
6.3.2 用时钟同步输出的Moore型有限状态机 198
6.4 Mealy型有限状态机的设计 200
6.4.1 多进程Mealy型有限状态机 200
6.4.2 用时钟同步输出信号的Mealy型状态机 203
6.5 状态编码 205
6.5.1 状态位直接输出型编码 205
6.5.2 顺序编码 207
6.5.3 一位热码编码 208
6.6 状态机剩余状态处理 208
思考题与习题 210
7.1.2 硬件乘法器的设计思路 212
7.1.1 硬件乘法器的功能 212
第7章 数字电子系统设计实践 212
7.1 移位相加8位硬件乘法器电路设计 212
7.1.3 硬件乘法器的设计 213
7.1.4 波形仿真 215
7.2 十字路口交通管理器设计 215
7.2.1 交通管理器的功能 215
7.2.2 交通管理器设计思路 216
7.2.3 交通管理器的设计 217
7.2.4 波形仿真 220
7.3 可编程定时／计数器设计 221
7.3.1 可编程定时／计数器的功能 221
7.3.2 可编程定时／计数器设计思路 221
7.3.3 可编程定时／计数器设计 222
7.3.4 波形仿真 226
7.4 智能函数发生器设计 227
7.4.1 智能函数发生器的功能 227
7.4.2 智能函数发生器的设计思路 227
7.4.3 各模块设计 228
7.4.4 波形仿真 233
7.5 数据采集系统设计 235
7.5.1 数据采集系统的功能 235
7.5.2 数据采集系统的设计思路 235
7.5.3 各模块设计 237
7.5.4 波形仿真 239
7.6 乒乓游戏机设计 241
7.6.1 乒乓游戏机的功能 241
7.6.3 各模块设计 242
7.6.2 乒乓游戏机设计思路 242
7.6.4 波形仿真 247
7.7 数字频率计设计 248
7.7.1 数字频率计的功能 248
7.7.2 数字频率计的设计思路 249
7.7.3 数字频率计各模块的设计和实现 250
7.7.4 数字频率计综合设计 253
7.7.5 数字频率计波形仿真 257
7.8 三层电梯控制器设计 260
7.8.1 三层电梯控制器的功能 260
7.8.2 三层电梯控制器的设计思路 261
7.8.3 三层电梯控制器的综合设计 261
7.8.4 三层电梯控制器波形仿真 266
7.9.2 计算器的设计思路 269
7.9 计算器设计 269
7.9.1 计算器的功能 269
7.9.3 计算器各模块的设计和实现 270
7.9.4 计算器的综合设计 277
7.9.5 计算器的波形仿真 284
7.10 健身游戏机设计 287
7.10.1 健身游戏机的功能 287
7.10.2 健身游戏机的设计思路 287
7.10.3 健身游戏机的综合设计 289
7.10.4 健身游戏机的波形仿真 298
数字系统设计课题 299
参考文献 300