目录 1
前言 1
第一章 数制与编码 1
1.1 计数体制 1
1.1.1 十进制数 1
1.1.2 二进制数 2
1.1.3 八进制数和十六进制数 4
1.1.4 数制间的转换 5
1.2 带符号数的代码表示 10
1.2.1 机器数与真值 10
1.2.2 原码 10
1.2.3 反码 11
1.2.4 补码 12
1.2.5 机器数的加减运算 13
1.2.6 十进制的补数 15
1.3 数的定点表示与浮点表示 16
1.3.1 数的定点表示法 16
1.3.2 数的浮点表示法 16
1.4 数码与字符的代码表示 18
1.4.1 十进制数的二进制编码（BCD码） 18
1.4.2 可靠性编码 20
1.4.3 字符代码（ASCⅡ码） 28
习题一 29
2.1.1 逻辑变量与逻辑函数 31
第二章 逻辑代数基础 31
2.1 逻辑代数的基本概念 31
2.1.2 基本逻辑运算及基本逻辑门 32
2.2 逻辑代数的公理、定理及规则 34
2.2.1 逻辑代数的公理和基本定理 35
2.2.2 逻辑代数的基本规则 36
2.3 逻辑函数的表示方法 38
2.3.1 逻辑函数的基本形式 38
2.3.2 逻辑函数的标准形式 39
2.3.3 逻辑函数表达式的转换 44
2.4 逻辑函数的化简 45
2.4.1 公式化简法 46
2.4.2 卡诺图化简法 47
2.4.3 列表化简法 55
习题二 62
第三章 逻辑门电路 64
3.1 概述 64
3.2 半导体管的开关特性 65
3.2.1 晶体二极管的开关特性 65
3.2.2 晶体三极管的开关特性 67
3.2.3 MOS管的开关特性 69
3.3 分离元件逻辑门电路 70
3.3.1 与门电路 71
3.3.3 非门电路 72
3.3.2 或门电路 72
3.3.4 与非门电路 74
3.3.5 或非门电路 75
3.4 TTL门电路 75
3.4.1 TTL与非门的电路结构及工作原理 75
3.4.2 TTL与非门的电压传输特性及抗干扰能力 77
3.4.3 TTL与非门的输入特性、输出特性 79
3.4.4 TTL与非门的动态特性 84
3.5 其他类型的TTL门电路 85
3.5.1 集电极开路门（OC门） 85
3.5.2 三态门（TS门、三种状态输出门） 90
3.6.1 CMOS反相器 92
3.6 CMOS门电路 92
3.6.2 CMOS与非门 93
3.6.3 CMOS或非门 93
3.6.4 CMOS三态门 93
3.6.5 CMOS传输门及双向模拟开关 94
3.7 数字集成电路的正确使用 95
3.7.1 TTL电路的正确使用 95
3.7.2 CMOS电路的正确使用 95
习题三 96
第四章 组合逻辑电路 102
4.1 组合逻辑电路的特点 102
4.2.1 分析方法 103
4.2 组合逻辑电路的分析与设计 103
4.2.2 设计方法 106
4.3 编码器 113
4.3.1 二进制编码器 113
4.3.2 二-十进制编码器 114
4.3.3 优先编码器 115
4.4 译码器 119
4.4.1 二进制译码器 119
4.4.2 二-十进制译码器 122
4.4.3 显示译码器 125
4.5 数据分配器与数据选择器 128
4.6.1 一位加法器 132
4.6 加法器 132
4.6.2 串行进位加法器 133
4.6.3 超前进位加法器 134
4.7 数值比较器 136
4.7.1 一位数值比较器 137
4.7.2 4位数值比较器 137
4.8 奇偶校验器 140
4.9 利用中规模集成电路进行组合电路设计 142
4.10 组合逻辑电路的竞争与冒险 150
习题四 155
5.1.1 基本R-S触发器 158
第五章 集成触发器 158
5.1 基本R-S触发器 158
5.1.2 触发器的功能描述方法 161
5.2 电平触发方式的触发器 164
5.2.1 电平触发式R-S触发器 164
5.2.2 电平触发式D触发器 166
5.2.3 电平触发式J-K触发器 167
5.2.4 电平触发式T触发器 169
5.3 主从触发式触发器 170
5.3.1 主从R-S触发器 170
5.3.2 主从J-K触发器 171
5.4 边沿触发式触发器 173
5.4.1 利用传输延迟的边沿触发器 174
5.4.2 维持-阻塞D触发器 176
5.5 触发器逻辑功能的转换 177
5.5.1 由D触发器到其他功能触发器的转换 177
5.5.2 由J-K触发器到其他功能触发器的转换 178
习题五 179
第六章 同步时序逻辑电路 182
6.1 时序逻辑电路的特点和描述方法 182
6.1.1 时序逻辑电路的特点 182
6.1.2 时序逻辑电路的表示方法 183
6.2 同步时序逻辑电路的分析 184
6.3 寄存器 189
6.3.1 数码寄存器 190
6.3.2 移位寄存器 191
6.4 计数器 194
6.4.1 二进制计数器 195
6.4.2 十进制计数器 198
6.5 同步时序逻辑电路的设计 201
6.5.1 设计方法与步骤 201
6.5.2 原始状态图和原始状态表 202
6.5.3 状态化简 205
6.5.4 状态分配 213
6.5.5 同步时序逻辑电路设计举例 215
习题六 232
第七章 异步时序逻辑电路 236
7.1 脉冲型异步时序逻辑电路的分析 236
7.1.1 脉冲型异步时序逻辑电路的特点 237
7.1.2 脉冲型异步时序逻辑电路的分析步骤及举例 237
7.2 脉冲型异步时序逻辑电路的设计 242
7.2.1 脉冲型异步时序逻辑电路设计的特点 242
7.2.2 脉冲型异步时序逻辑电路的设计步骤及举例 243
7.3 电平型异步时序电路的分析 256
7.3.1 电平型异步时序电路的特点 256
7.3.2 电平型异步时序电路的分析步骤及举例 259
7.4 电平型异步时序电路的设计 261
7.5 异步时序电路中的竞争与冒险 266
7.5.1 异步时序电路中的非临界竞争、临界竞争和时序冒险 267
7.5.2 异步时序电路中时序冒险的消除 268
7.5.3 电平型异步时序电路的本质冒险 272
习题七 273
第八章 半导体存储器和可编程逻辑器件 276
8.1 半导体存储器概述 276
8.2 随机存取存储器 277
8.2.1 随机存储器原理 277
8.2.2 静态随机存储器 278
8.2.3 动态随机存储器 279
8.3.1 固定只读存储器 280
8.3 只读存储器 280
8.3.2 可编程只读存储器 282
8.3.3 可擦除可编程只读存储器 283
8.3.4 ROM应用举例 284
8.4 可编程逻辑阵列（PLA） 286
8.4.1 组合型可编程逻辑阵列 286
8.4.2 时序型可编程逻辑阵列 288
8.5 通用阵列逻辑（GAL） 291
8.5.1 通用阵列逻辑器件的结构 291
8.5.2 通用阵列逻辑器件的配置与工作方式 294
8.5.3 GAL的开发以及在线编程技术 296
习题八 299
第九章 数字系统及其设计 300
9.1 数字系统概述 300
9.2 数字系统的描述及设计 301
9.3 算法状态机图 303
9.4 寄存器传送语言 307
习题九 317
第十章 VHDL语言简介 318
10.1 概述 318
10.2 数据类型及数据对象 319
10.2.1 预定义类型以及自定义类型 319
10.2.2 数据对象及其声明与赋值 320
10.2.3 属性 321
10.3 运算符、语句和函数 322
10.3.1 VHDL中的预定义算符 322
10.3.2 VHDL的基本控制语句 322
10.3.3 VHDL中的函数 325
10.4 VHDL程序构成 326
10.4.1 实体声明 326
10.4.2 结构定义的硬件构造描述 327
10.4.3 结构定义的数据流描述和行为描述 330
10.5 VHDL描述及设计举例 332
习题十 336
参考文献 337