第一部分 测试概论 2
第1章 引言 2
1.1 测试哲学 2
1.2 测试的作用 4
1.3 数字和模拟VLSI测试 5
1.4 VLSI技术的发展趋势对测试的影响 7
1.5 本书范围 11
1.6 习题 12
第2章 VLSI测试过程和测试设备 13
2.1 如何测试芯片 13
2.1.1 测试类型 14
2.2 自动测试设备 17
2.2.1 Advantest Model T6682测试仪 18
2.2.2 LTX Fusion ATE 21
2.2.3 多点测试 21
2.3 电气参数测试 21
2.4 小结 24
2.5 习题 25
第3章 测试经济学和产品质量 26
3.1 测试经济学 26
3.1.1 成本定义 26
3.1.2 生产 28
3.1.3 成本利润分析 30
3.1.4 可测性设计的经济学 31
3.1.5 十倍法则 32
3.2 良率 32
3.3 测量品质的缺陷等级 35
3.3.1 测试数据分析 35
3.3.2 缺陷级别评估 37
3.4 小结 40
3.5 习题 40
第4章 故障模型 42
4.1 缺陷、错误和故障 42
4.2 功能测试与结构测试 43
4.3 故障模型的级别 43
4.4 故障模型术语表 44
4.5 单固定故障 51
4.5.1 故障等价 52
4.5.2 单固定故障的等价 53
4.5.3 故障压缩 54
4.5.4 故障支配和检测点定理 55
4.6 小结 57
4.7 习题 57
第二部分 测试方法 60
第5章 逻辑与故障模拟 60
5.1 用于设计验证的模拟 60
5.2 用于测试评估的模拟 63
5.3 用于模拟的模型电路 65
5.3.1 模型的层次与模拟器类型 65
5.3.2 层次连接描述 66
5.3.3 MOS网络的门级模型 67
5.3.4 模拟信号的状态 69
5.3.5 时序 70
5.4 用于真值模拟的算法 73
5.4.1 编码模拟 73
5.4.2 事件驱动模拟 74
5.5 故障模拟算法 75
5.5.1 串行故障模拟 76
5.5.2 并行故障模拟 76
5.5.3 推演故障模拟 78
5.5.4 并发故障模拟 80
5.5.5 Roth的TEST-DETECT算法 83
5.5.6 微分故障模拟 84
5.6 故障模拟的统计学方法 86
5.6.1 故障取样 86
5.7 小结 89
5.8 习题 89
第6章 可测试性度量 92
6.1 SCOAP可控制性和可观测性 93
6.1.1 组合SCOAP度量 94
6.1.2 组合电路的例子 96
6.1.3 时序SCOAP度量 100
6.1.4 时序电路的例子 102
6.2 高层次可测试性度量 106
6.3 小结 108
6.4 习题 108
第7章 组合电路测试生成 112
7.1 算法与表示 112
7.1.1 结构测试与功能测试 112
7.1.2 自动测试矢量生成器的定义 113
7.1.3 搜索空间的抽象 114
7.1.4 算法完备性 115
7.1.5 ATPG代数 115
7.1.6 算法类型 116
7.2 冗余识别 122
7.3 全局测试问题 125
7.4 定义 125
7.5 重要的组合ATPG算法 129
7.5.1 D运算和D算法（Roth） 129
7.5.2 PODEM（Goel） 137
7.5.3 FAN（Fujiwara和Shimono） 142
7.5.4 高级算法 146
7.6 测试生成系统 152
7.7 测试矢量压缩 152
7.8 小结 153
7.9 习题 154
第8章 时序电路的测试矢量生成 157
8.1 单时钟同步电路的ATPG 157
8.1.1 一个简化的问题 159
8.2 时间帧展开方法 159
8.2.1 九值逻辑的使用 161
8.2.2 时间帧展开方法的发展 162
8.2.3 近似方法 165
8.2.4 时间帧展开方法的实现 165
8.2.5 时序ATPG的复杂度 167
8.2.6 无循环电路 168
8.2.7 循环电路 170
8.2.8 时钟故障和多时钟电路 172
8.2.9 异步电路 173
8.3 基于模拟的时序电路ATPG 178
8.3.1 CONTEST算法 179
8.3.2 遗传算法 184
8.4 小结 185
8.5 习题 186
第9章 存储器测试 189
9.1 存储器密度和缺陷的趋势 190
9.2 概念 192
9.3 故障 193
9.3.1 故障表示 193
9.3.2 失效机理 194
9.4 存储器测试层次 195
9.5 March测试符号 196
9.6 故障模型 197
9.6.1 诊断与测试需要 198
9.6.2 简化的功能故障 199
9.6.3 故障模型与物理缺陷之间的关系 206
9.6.4 多故障模型 208
9.6.5 故障的频率 210
9.7 存储器测试 212
9.7.1 采用March测试矢量的功能RAM测试 212
9.7.2 测试RAM相邻矢量敏感故障 214
9.7.3 测试RAM技术和与版图有关的故障 219
9.7.4 RAM测试层次 220
9.7.5 cache RAM芯片测试 221
9.7.6 功能ROM芯片测试 223
9.7.7 电参数测试 224
9.8 小结 228
9.9 习题 228
第10章 基于DSP模拟和混合信号测试 230
10.1 模拟和混合信号电路趋势 230
10.2 定义 233
10.3 基于DSP的功能测试 235
10.3.1 概念 235
10.3.2 基于DSP测试仪的机理 236
10.3.3 波形综合 237
10.3.4 波形采样和数字化 238
10.4 静态ADC和DAC测试方法 239
10.4.1 传输参数与本征参数 240
10.4.2 理想ADC的不确定性和失真 240
10.4.3 DAC转移函数误差 241
10.4.4 ADC转移函数误差 242
10.4.5 Flash ADC测试方法 243
10.4.6 DAC测试方法 247
10.5 采用傅里叶变换实现仿真仪器 249
10.5.1 傅里叶电压计 258
10.5.2 采用非相干采样的模拟器件测试 261
10.5.3 相干多音测试 266
10.5.4 ATE矢量操作 273
10.6 CODEC测试 274
10.6.1 CODEC性能测试的考虑 276
10.6.2 CODEC测试 278
10.7 动态Flash ADC测试FFT方法 281
10.8 高级方法 282
10.8.1 事件数字化 282
10.8.2 随机噪声测量 284
10.9 小结 285
10.10 习题 285
第11章 基于模型的模拟和混合信号测试 288
11.1 模拟测试的困难 288
11.2 模拟故障模型 289
11.3 抽象级 291
11.4 模拟测试类型 291
11.5 模拟故障模拟 291
11.5.1 动机 292
11.5.2 非线性电路的DC故障模拟 292
11.5.3 线性模拟电路AC故障模拟 295
11.5.4 蒙特卡罗模拟 297
11.6 模拟自动测试生成 297
11.6.1 采用灵敏度ATPG 297
11.6.2 采用信号流图ATPG 303
11.6.3 其他方法 308
11.7 小结 308
11.8 习题 309
第12章 延迟测试 311
12.1 延迟测试问题 311
12.2 路径延迟测试 312
12.2.1 组合电路测试生成 316
12.2.2 电路中的路径数 318
12.3 转换故障 319
12.4 延迟测试方法 320
12.4.1 慢时钟组合测试 320
12.4.2 增强扫描测试 320
12.4.3 正常扫描时序测试 321
12.4.4 可变时钟非扫描时序测试 322
12.4.5 额定时钟非扫描时序测试 323
12.5 延迟测试实际考虑 323
12.5.1 全速度测试 324
12.6 小结 325
12.7 习题 325
第13章 IDDQ测试 328
13.1 动机 328
13.2 IDDQ测试检测的故障 329
13.3 IDDQ测试方法 334
13.3.1 IDDQ故障覆盖率标准 334
13.3.2 从固定故障测试集选择IDDQ测试矢量 334
13.3.3 仪器问题 337
13.3.4 电流阈值设定 337
13.4 IDDQ测试有效性综述 338
13.5 IDDQ测试的局限性 339
13.6 △IDDQ测试 340
13.7 IDDQ内建电流测试 342
13.8 IDDQ可测试性设计 343
13.9 小结 343
13.10 习题 343
第三部分 可测试性设计 346
第14章 数字电路DFT和扫描设计 346
14.1 特定的DFT方法 346
14.2 扫描设计 347
14.2.1 扫描设计规则 348
14.2.2 扫描电路的测试 350
14.2.3 多重扫描寄存器 353
14.2.4 扫描设计的开销 353
14.2.5 设计自动化 356
14.2.6 扫描的物理设计与时序验证 357
14.3 部分扫描设计 358
14.4 扫描的变种 360
14.5 小结 363
14.6 习题 363
第15章 内建自测试 365
15.1 BIST的经济性情况 365
15.1.1 芯片／电路板面积费用与测试仪费用 368
15.1.2 芯片／电路板面积费用与系统停机时间费用 369
15.2 随机逻辑BIST 369
15.2.1 定义 369
15.2.2 BIST过程 370
15.2.3 BIST测试矢量生成 372
15.2.4 BIST响应压缩 383
15.2.5 内建逻辑块观察器 389
15.2.6 按时钟测试BIST系统 391
15.2.7 按扫描测试BIST系统 391
15.2.8 循环自测试路径系统 393
15.2.9 电路初始化 394
15.2.10 器件级BIST 394
15.2.11 测试点的插入 395
15.3 存储器BIST 396
15.3.1 定义 397
15.3.2 MARCH测试SRAM BIST 398
15.3.3 使用MISR的SRAM BIST 400
15.3.4 相邻矢量敏感故障测试DRAM BIST 402
15.3.5 透明存储器BIST测试 404
15.3.6 复杂的例子 404
15.4 延迟故障BIST 406
15.5 小结 407
15.6 习题 407
第16章 边界扫描标准 412
16.1 目的 412
16.1.1 标准的用途 414
16.2 边界扫描的系统结构 415
16.2.1 TAP控制器和端口 416
16.2.2 边界扫描测试指令 419
16.2.3 标准对管脚的限制 424
16.3 边界扫描描述语言 428
16.3.1 BSDL描述的成分 428
16.3.2 管脚描述 429
16.4 小结 430
16.5 习题 430
第17章 模拟测试总线标准 432
17.1 模拟电路的可测试性设计 432
17.2 模拟测试总线 433
17.2.1 目标模拟故障 434
17.2.2 模拟测试访问端口 435
17.2.3 测试总线接口电路 436
17.2.4 模拟边界模块 437
17.2.5 1149.4标准的指令 439
17.2.6 其他1149.4标准的特性 442
17.3 小结 444
17.4 习题 445
第18章 系统测试和基于核的设计 446
18.1 系统测试问题的定义 446
18.2 功能测试 447
18.2.1 微处理器测试 447
18.3 诊断测试 448
18.3.1 故障字典 448
18.3.2 诊断树 449
18.3.3 系统测试举例 451
18.4 可测试系统设计 453
18.5 基于核的设计和测试外壳 454
18.6 系统芯片的测试体系结构 455
18.7 完整的设计与测试方法 456
18.8 小结 457
18.9 习题 458
第19章 测试的未来 460
附录A 循环冗余码理论 462
附录B 级数从1到100的本原多项式 465
附录C 有关测试的书籍 466
参考文献 474