目录 3
基础篇 3
第1章 概述 3
1.1 硬件描述语言VHDL 3
1.1.1 VHDL的发展历史 3
1.1.2 VHDL的特点 4
1.1.3 VHDL的发展趋势 7
1.2 EDA技术 7
1.2.1 EDA的发展历史 8
1.2.2 EDA的基本特征 9
1.2.3 EDA的基本工具 10
1.2.4 EDA工具的流程 11
习题 12
第2章 VHDL的基本模型结构 13
2.1 设计实体 13
2.2 实体说明 15
2.2.1 类属说明 15
2.2.2 端口说明 17
2.2.3 实体说明部分 18
2.2.4 实体语句部分 18
2.3 结构体 18
2.3.3 结构体功能描述语句 19
2.3.1 结构体名 19
2.3.2 结构体说明语句 19
2.3.4 结构体的四种描述形式 21
2.4 结构体的三种子结构 27
2.4.1 块语句结构 27
2.4.2 进程语句结构 29
2.4.3 子程序结构 32
习题 42
第3章 VHDL的基本元素 45
3.1 VHDL的标识符与词法单元 45
3.1.1 标识符 45
3.1.2 词法单元 46
3.2 VHDL的数据对象 48
3.2.1 常量 48
3.2.2 变量和信号 49
3.2.3 文件 54
3.2.4 信号的延迟 56
3.3 VHDL的数据类型 59
3.3.1 标量类型 60
3.3.2 复合类型 64
3.3.3 子类型 67
3.3.5 数据类型的转换 69
3.3.4 存取类型和文件类型 69
3.4 VHDL的运算符 71
3.4.1 逻辑运算符 71
3.4.2 算术运算符 72
3.4.3 关系运算符 74
3.4.4 并置运算符 74
3.4.5 运算符的优先级 75
习题 76
第4章 VHDL的基本描述语句 79
4.1 并行语句 79
4.1.1 进程（process）语句 80
4.1.2 块（block）语句 81
4.1.3 并行信号赋值语句 84
4.1.4 并行过程调用语句 89
4.1.5 并行断言语句 90
4.1.6 类属（generic）语句 92
4.1.7 元件例化语句 94
4.1.8 生成（generate）语句 95
4.2 顺序语句 100
4.2.1 顺序赋值语句 101
4.2.2 wait语句 103
4.2.3 if语句 105
4.2.4 case语句 107
4.2.5 loop语句 109
4.2.6 next语句 112
4.2.7 exit语句 112
4.2.8 null语句 113
4.2.9 return语句 113
4.2.10 顺序断言语句 113
4.2.11 report语句 114
习题 115
5.1 VHDL的库 118
5.1.1 库的使用 118
第5章 VHDL的库、程序包和配置 118
5.1.2 库的分类 120
5.2 VHDL的程序包 123
5.2.1 程序包的基本结构 123
5.2.2 常见的程序包 125
5.3 VHDL的配置 126
5.3.1 默认配置 126
5.3.2 元件配置 129
5.3.3 块配置 134
5.3.4 结构体配置 137
习题 139
第6章 VHDL中属性的描述及定义语句 140
6.1 数值类属性 141
6.1.1 数据类型的数值属性 141
6.1.2 数组的数值属性 142
6.1.3 块的数值属性 144
6.2 函数类属性 145
6.2.1 数据类型的属性函数 146
6.2.2 数组的属性函数 147
6.2.3 信号的属性函数 149
6.3 信号类属性 153
6.4 数据类型类属性 159
6.5 数据区间类属性 160
6.6 用户自定义的属性 161
习题 161
提高篇 165
第7章 VHDL中的重载 165
7.1 子程序重载 165
7.1.1 参数类型的重载 166
7.1.2 参数数目的重载 172
7.1.3 函数返回类型的重载 176
7.1.4 标准程序包中的重载现象 180
7.2 运算符重载 184
习题 186
第8章 综合 187
8.1 综合概述 187
8.1.1 RTL级描述 187
8.1.2 约束 191
8.1.3 属性 193
8.1.4 工艺库 194
8.1.5 综合的步骤 196
8.2 VHDL的综合 197
习题 206
9.1 数字系统的设计方法基础 207
第9章 简单数字逻辑电路的设计 207
9.1.1 数字系统的设计流程 208
9.1.2 设计的基本方法 209
9.1.3 设计的基本准则 211
9.2 基本逻辑门电路的设计 213
9.2.1 与门电路 214
9.2.2 或门电路 216
9.2.3 反相器 219
9.2.4 与非门电路 220
9.2.5 或非门电路 223
9.2.6 异或门电路 226
9.3.1 编码器 228
9.3 组合逻辑电路的设计 228
9.3.2 译码器 232
9.3.3 数据选择器和分配器 241
9.3.4 比较器 248
9.3.5 加法器 250
9.3.6 三态门及数据缓冲器 252
9.4 时序逻辑电路的设计 255
9.4.1 时钟信号的描述 255
9.4.2 触发器 257
9.4.3 寄存器 268
9.4.4 计数器 277
9.4.5 存储器 287
习题 295
第10章 状态机的设计 296
10.1 状态机概述 296
10.1.1 状态机的基本结构和功能 296
10.1.2 状态机的表示方法 298
10.1.3 状态机的设计步骤 299
10.2 Moore型状态机的设计描述 300
10.2.1 状态机的建立过程 300
10.2.2 单进程状态机的设计方法 302
10.2.3 双进程状态机的设计方法 303
10.2.4 三进程状态机的设计方法 309
10.3 Moore型状态机的复位 311
10.3.1 状态机的同步复位 311
10.3.2 状态机的异步复位 315
10.4 Moore型状态机的信号输出方式 316
10.4.1 同步的信号输出方式 316
10.4.2 状态直接输出的方式 318
10.4.3 并行译码的信号输出方式 321
习题 323
第11章 优化数据通路 324
11.1.1 流水线设计的基本概念 325
11.1 流水线设计 325
11.1.2 应用流水线设计的DRAM控制器 326
11.2 资源共享 335
11.2.1 流水线式行波进位加法器 336
11.2.2 预进位加法器 338
习题 342
第12章 建立测试平台 343
12.1 概述 343
12.2 建立测试平台的方式 344
12.2.1 表格化方式 344
12.2.2 文件I/O方式 348
习题 351