第一章 数制与编码 1
1.1 进位计数制 1
1.1.1 十进制数的表示 1
1.1.2 二进制数的表示 2
1.1.3 其他进制数的表示 4
1.2 数制转换 5
1.2.1 二进制数与十进制数的转换 5
1.2.2 二进制数与八进制数、十六进制数的转换 8
1.3 带符号数的代码表示 9
1.3.1 真值与机器数 9
1.3.2 原码 9
1.3.3 反码 10
1.3.5 机器数的加、减运算 11
1.3.4 补码 11
1.3.6 十进制数的补数 14
1.4 码制和字符的代码表示 16
1.4.1 码制 16
1.4.2 可靠性编码 18
1.4.3 字符代码 19
习题一 21
第二章 逻辑代数与逻辑函数 22
2.1 逻辑代数中的三种基本运算 22
2.1.1 “与”逻辑运算及描述 23
2.1.2 “或”逻辑运算及描述 23
2.1.3 “非”逻辑运算及描述 24
2.1.4 其他复合逻辑运算及描述 24
2.1.5 逻辑函数 26
2.2.1 逻辑代数的基本公式 27
2.2 逻辑代数的基本公式、定理及重要规则 27
2.2.2 逻辑代数的基本定理 28
2.2.3 逻辑代数的重要规则 29
2.3 逻辑函数表达式的形式与转换方法 30
2.3.1 逻辑函数的表示方法 30
2.3.2 逻辑函数表达式的基本形式 31
2.3.3 逻辑函数的两种标准形式 32
2.4 逻辑函数的代数化简法 35
2.4.1 逻辑函数的最简形式 35
2.4.2 常用的代数化简方法 36
2.5 逻辑函数的卡诺图化简法 38
2.5.1 逻辑函数的卡诺图表示法 38
2.5.2 用卡诺图化简逻辑函数 40
2.6.1 约束项、任意项和逻辑函数式中的无关项 42
2.6 具有无关项的逻辑函数及其化简 42
2.6.2 无关项在化简逻辑函数中的应用 43
习题二 45
第三章 集成逻辑部件 48
3.1 TTL与非门电路 48
3.1.1 电路结构 48
3.1.2 功能分析 49
3.1.3 特性及主要参数 51
3.2 其他类型的TTL与非门电路 54
3.2.1 集电极开路门——OC门 54
3.2.2 三态门 55
3.3 MOS集成逻辑门电路 58
3.3.1 NMOS反相器及逻辑门 58
3.3.2 CMOS反相器及逻辑门 62
习题三 66
4.1.1 用“与非”门实现逻辑函数 67
4.1 逻辑函数的实现 67
第四章 组合逻辑电路 67
4.1.2 用“或非”门实现逻辑函数 69
4.1.3 用“与或非”门实现逻辑函数 70
4.1.4 用“异或”门实现逻辑函数 70
4.2 组合逻辑电路的分析 71
4.3 组合逻辑电路的设计 73
4.3.1 组合逻辑电路设计工作的过程 73
4.3.2 单输出组合逻辑电路的设计 74
4.3.3 多输出组合逻辑电路的设计 76
4.4 组合逻辑电路的竞争与冒险 81
4.4.1 竞争与冒险的产生 82
4.4.2 判别冒险 83
4.4.3 消除冒险 84
习题四 85
第五章 中大规模集成组合逻辑构件 88
5.1 编码器 88
5.1.1 普通编码器的工作原理及应用 88
5.1.2 优先编码 89
5.2 译码器 92
5.2.1 译码器的概念 92
5.2.2 变量译码器 93
5.2.3 显示译码器 96
5.3 数据选择器 100
5.3.1 74LS153的逻辑电路、符号及功能 100
5.3.2 数据选择器的应用 101
5.4 数值比较器 103
5.4.1 两个一位数值比较器的工作原理 103
5.4.2 多位数值比较器 103
5.5 检错编码及码组校验——奇偶检验器 106
习题五 109
第六章 集成触发器 111
6.1 触发器的特点及分类 111
6.1.1 触发器的基本特点 111
6.1.2 触发器的分类 111
6.1.3 时钟触发器的分类 111
6.2 基本RS触发器 112
6.2.1 电路结构与工作原理 112
6.2.2 工作特性 114
6.3 时钟RS触发器的结构、功能及其描述方法 114
6.3.1 时钟RS触发器电路结构与工作特性 114
6.3.2 时钟RS触发器的功能及其描述方法 117
6.4.1 电路结构与工作原理 119
6.4.2 逻辑功能及其描述方法 119
6.4 时钟D触发器的结构、功能及其描述方法 119
6.5 时钟JK触发器的结构、功能及其描述方法 121
6.5.1 电路结构与工作原理 121
6.5.2 逻辑功能及其描述方法 121
6.6 时钟T触发器的结构、功能及其描述方法 123
6.7 各种触发器的比较 124
6.7.1 各类触发器的逻辑符号比较 124
6.7.2 各种功能触发器描述表达式的比较 125
6.7.3 触发器的触发方式与结构分类总表 125
习题六 126
第七章 同步时序逻辑电路 129
7.1 同步时序逻辑电路的模型与描述方法 129
7.1.1 同步时序逻辑电路的结构模型 129
7.1.2 同步时序逻辑电路的描述方法 130
7.2.1 时序逻辑电路的分析步骤 133
7.2.2 同步时序电路分析举例 133
7.2 同步时序逻辑电路的分析方法 133
7.3 同步时序逻辑电路的设计方法 136
7.3.1 设计同步时序电路的一般步骤 136
7.3.2 建立原始状态转换图和状态转换表 137
7.3.3 原始状态化简 140
7.3.4 状态编码 147
7.4 同步时序逻辑电路设计举例 150
习题七 155
第八章 异步时序逻辑电路 159
8.1 脉冲异步时序逻辑电路的分析与设计方法 159
8.1.1 脉冲异步时序逻辑电路的分析 159
8.1.2 脉冲异步时序逻辑电路的设计 161
8.2＊ 电平异步时序逻辑电路的分析与设计方法 164
8.2.1 电平异步时序逻辑电路分析的方法 165
8.2.2 电平异步时序逻辑电路的设计方法 166
8.3＊ 电平异步时序逻辑电路的竞争分析 171
习题八 173
第九章 中规模集成时序逻辑设计 176
9.1 计数器 176
9.1.1 计数器的分类 176
9.1.2 集成计数器 176
9.1.3 任意进制计数器的构成方法 179
9.2 寄存器 181
9.2.1 基本的寄存器 181
9.2.2 集成移位寄存器 182
9.2.3 移位型计数器 182
9.3 计数器的应用 184
9.3.1 脉冲信号分配器 184
9.3.2 序列信号发生器 186
习题九 188
第十章 可编程逻辑器件 190
10.1 概述 190
10.2 只读存储器（ROM） 191
10.2.1 只读存储器的分类 191
10.2.2 ROM结构与工作原理 192
10.2.3 ROM应用举例 194
10.3 随机读写存储器（RAM） 196
10.3.1 RAM结构 196
10.3.2 RAM的存储元 197
10.3.3 地址译码方法 198
10.4 可编程逻辑阵列（PLA） 200
10.4.1 FPLA的结构特点 200
10.4.2 FPLA的应用 201
10.5.1 GAL器件的基本逻辑结构 203
10.5 通用阵列逻辑（GAL） 203
10.5.2 输出逻辑宏单元的结构 205
10.5.3 输出逻辑宏单元的工作模式 207
习题十 210
第十一章 数字系统设计概述 211
11.1 数字系统概述 211
11.1.1 数字系统的基本模型与结构 211
11.1.2 数字系统设计的方法 213
11.2 用算法流程图描述数字系统 215
11.2.1 算法流程图的符号与规则 215
11.2.2 实例 217
11.3 数字系统设计的基本过程 219
习题十一 222
12.1 算法设计概述 224
12.1.1 算法设计中主要考虑的因素 224
第十二章 数字系统的基本算法与逻辑电路实现 224
12.1.2 硬件结构对算法设计的影响 225
12.2 几种常用的算法设计 226
12.2.1 跟踪法 226
12.2.2 归纳法 227
12.2.3 划分法 227
12.2.4 解析法 228
12.2.5 综合法 229
12.3 算法结构问题 229
12.3.1 顺序（或串行）算法结构 229
12.3.2 并行算法结构 230
12.3.3 流水线操作算法结构 231
12.4 数据处理单元电路的设计 233
12.4.1 器件选择应考虑的因素 233
12.4.3 数据处理单元设计实例 234
12.4.2 设计数据处理单元的基本方法与步骤 234
12.5 控制器的基本结构与同步问题 237
12.5.1 控制单元的基本结构 237
12.5.2 系统的同步问题 238
12.6 算法状态机图（ASM） 240
12.7 控制器的逻辑电路设计 243
12.7.1 传统时序电路设计方法应用于控制器的设计中 244
12.7.2 计数器应用于控制器的设计 247
习题十二 251
第十三章 VHDL语言描述数字系统 253
13.1 VHDL语言的基本结构 253
13.1.1 实体描述 254
13.1.2 结构体描述 255
13.2 基本对象、数据类型以及运算符 258
13.2.1 基本对象 258
13.2.2 数据类型 259
13.2.3 常数的表示方法 260
13.2.4 运算符 261
13.3 顺序语句 262
13.3.1 变量与信号赋值语句 262
13.3.2 IF语句 262
13.3.3 CASE语句 263
13.3.4 LOOP语句 264
13.4 并行语句 265
13.4.1 并行信号赋值语句 265
13.4.2 进程语句 267
13.4.3 断言语句 268
13.4.4 生成语句 269
13.4.5 块语句 271
13.5.1 函数语句的定义与引用 272
13.5 子程序及其引用 272
13.5.2 过程语句的定义与引用 273
13.6 包集合与库 275
13.6.1 包集合 275
13.6.2 库 276
13.7 元器件配置 278
13.7.1 体内配置 279
13.7.2 体外配置 280
13.7.3 直接例化 281
13.7.4 顶层配置 281
13.8 VHDL基本逻辑电路设计实例 282
13.8.1 组合逻辑电路的设计 282
13.8.2 时序逻辑电路描述 288
13.8.3 状态机的VHDL描述 290
习题十三 291
参考文献 293