第1部分 集成电路CAD基础 2
第1章 概述 2
1.1集成电路的发展 2
1.1.1集成电路的发展从晶体管的诞生开始 2
1.1.2集成电路的发展动力和方向 6
1.1.3近年的微电子技术 8
1.2电子设计自动化的发展 8
1.2.1 IC CAD的现状 9
1.2.2 IC设计中的方法 10
1.3 IC设计流程 12
1.4 IC CAD的内容 14
1.4.1系统结构设计 15
1.4.2逻辑模拟 16
1.4.3电路分析 17
1.4.4版图设计 18
1.4.5器件模拟 20
1.4.6工艺模拟 21
1.4.7可测性设计 21
1.4.8可靠性设计 22
1.4.9 IC CAD的深入研究 23
1.5 IC CAD软件 25
1.5.1 Tanner Pro CAD工具包 25
1.5.2 Cadence简介 27
1.5.3逻辑综合与Synopsys 29
1.5.4电路模拟与HSPICE 30
1.5.5逻辑模拟与ModelSim 32
1.5.6工艺模拟与SUPREM 32
1.5.7器件模拟与MEDICI 33
1.5.8逆向分析与Chiplogic 34
本章小结 35
思考题 36
第2章 专用集成电路CAD设计基础 37
2.1集成电路的分类 37
2.1.1集成电路的工艺分类 37
2.1.2集成电路的功能分类 38
2.1.3集成电路的用途分类 44
2.1.4专用集成电路的设计方式 45
2.2专用集成电路的主要结构形式 46
2.2.1主要结构形式 46
2.2.2门阵列 51
2.2.3标准单元 56
2.2.4可编程逻辑阵列 58
2.2.5积木块 61
2.3专用集成电路的设计流程 63
2.3.1门阵列设计流程 66
2.3.2标准单元设计流程 67
2.3.3 FPGA设计流程 68
2.3.4可兼容性设计 71
2.3.5 SOC的平台设计方法 72
2.4专用集成电路的设计示例 74
2.4.1 CMOS工艺的主要流程 74
2.4.2正逆向结合设计 77
本章小结 83
思考题 83
第3章 CAD电路分析基础 84
3.1电路模拟原理 84
3.1.1电路分析的CAD基本方法 84
3.1.2集成电路的CAD分析 86
3.2基本的电路分析 88
3.2.1线性电路的直流分析 88
3.2.2线性电路的交流分析 89
3.2.3非线性电路的分析 91
3.2.4瞬态分析 96
3.3基本电路元器件模型 99
3.3.1二极管模型 99
3.3.2三极管模型 102
3.3.3 MOS场效应晶体管模型 107
3.3.4结型场效应晶体管模型 109
3.4基本线性代数知识 112
3.4.1高斯消去法 112
3.4.2 LU分解法 115
本章小结 117
思考题 118
第4章 CAD逻辑模拟基础 120
4.1逻辑模拟 121
4.1.1逻辑故障的产生 121
4.1.2逻辑模拟方式 122
4.2逻辑模拟的模型和算法 124
4.2.1器件的延迟模型 124
4.2.2多值模拟 129
4.2.3基本模拟程序的结构 133
4.3测试码生成 136
4.3.1故障测试 136
4.3.2故障模型 139
4.3.3故障模拟 145
4.3.4路径敏化法 149
4.3.5 D-算法 151
本章小结 155
思考题 155
第5章 CAD版图设计基础 157
5.1逻辑划分 159
5.1.1划分要求 161
5.1.2典型算法 161
5.1.3框架规划 164
5.2布局 168
5.2.1距离树 170
5.2.2布局处理算法 172
5.2.3初始布局 176
5.2.4布局迭代改善 178
5.3布线 180
5.3.1门间布线 181
5.3.2总体布线 182
5.3.3详细布线 184
5.3.4通道布线算法 185
本章小结 193
思考题 194
第2部分 集成电路CAD软件与实践 196
第6章 Tanner Pro软件使用 196
6.1功能与特性 196
6.1.1 Tanner Pro的主要功能 196
6.1.2 S-Edit特性 196
6.1.3.T -SPICE特性 196
6.1.4 W-Edit功能 197
6.2 Tanner Pro设计举例 197
6.2.1逻辑化简与整理 198
6.2.2用Tanner Pro实现设计 199
6.3实验内容安排 215
6.3.1实验内容 215
6.3.2使用S-Edit设计基本组件符号（实验一） 218
6.3.3使用S-Edit设计简单逻辑电路（实验二） 218
6.3.4使用S-EDIT设计AO22电路（实验三） 220
6.3.5与非门的直流分析（实验四） 221
6.3.6与非门的瞬时分析（实验五） 223
6.3.7四位加法器电路设计与模拟（实验六） 225
6.3.8使用L-Edit画PMOS版图（实验七） 228
6.3.9使用L-Edit编辑NAND2的版图（实验八） 230
6.3.10使用LVS对比NAND2（实验九） 232
6.3.11差分放大器设计（实验十） 232
6.4参考资料 234
第7章 Cadence软件使用 239
7.1 Cadence操作流程 239
7.2 Cadence版图绘制 248
7.3 DRC设置 251
第8章 HSPICE软件使用 254
8.1简介 254
8.2语法与语句 258
8.2.1 HSPICE语法及语句 258
8.2.2 HSPICE控制语句 262
8.3实例应用 264
第9章 ModelSim软件使用 270
9.1 ModelSim流程 270
9.2 Verilog文件 271
9.3 ModelSim仿真 273
第10章 MEDICI软件使用 277
10.1概述 277
10.2 MEDICI执行方程 277
10.3 MEDICI的物理模型 279
10.3.1复合和寿命模型 279
10.3.2禁带宽度模型 280
10.3.3迁移率模型 281
10.4实例 283
第11章 SUPREM软件使用 291
11.1 SUPREM-4 291
11.2 SUPREM-4的离子注入模型 291
11.3 SUPREM-4的杂质扩散模型 292
11.4 SUPREM-4的氧化模型 293
11.5 SUPREM-4实例 295
第12章 Chiplogic分析 300
12.1 Chiplogic Analyzer部分 301
12.1.1网表提取流程 301
12.1.2软件主界面介绍 302
12.1.3工作区管理 307
12.1.4单元识别 308
12.1.5线网绘制和线网连PIN 312
12.1.6检查线网和节点 316
12.1.7电学规则检查（ERC） 317
12.2 Chiplogic Layeditor部分 318
12.2.1版图描绘的基本步骤 318
12.2.2版图元素的输入 319
12.2.3版图单元的输入 321
12.2.4编辑功能 322
12.2.5 D触发器的版图描绘的方法和步骤 325
12.2.6数据的导入／导出 332
第13章 实训实例 335
13.1实训范例 335
13.1.1电路设计过程 336
13.1.2版图设计过程 338
13.1.3 DRC规则检查简要指南 341
13.2单元命名规范 344
13.3数字电路设计 346
13.3.1电路设计 347
13.3.2理论计算 348
13.3.3工艺流程 349
13.3.4版图设计 350
13.4模拟电路设计 351
13.4.1运放设计 351
13.4.2振荡器设计 355
13.5 Synopsys Design Compiler设计 365
13.5.1基本概念 365
13.5.2设计入口 367
13.5.3设计环境 372
13.5.4设计约束 377
13.5.5设计的综合与结果报告 381
13.5.6设计的保存与时序文件的导出 383
13.6使用Synopsys Astro布局布线流程 386
13.6.1数据准备 386
13.6.2开始（Setup： Design Setup＋Timing Setup） 388
13.6.3布局规划（Floorplan） 394
13.6.4布局（Place） 402
13.6.5时钟树综合 405
13.6.6布线 407
13.6.7一些常用技巧 411
参考文献 412