第一章 多值逻辑引论 1
1.1 多值逻辑的研究意义 1
1.2 多值逻辑的研究历史及现状 5
1.3 多值逻辑的研究策略 10
参考文献 12
第二章 多值代数系统 18
2.1 三值格代数系统 18
2.1.1 变量取值及真值表 18
2.1.2 三值单变量及二变量运算 19
2.1.3 基本运算及其完备性证明 20
2.1.4 基本运算的性质 25
2.1.5 三值函数的常用解析表示 27
2.1.6 三值函数的图形表示 30
2.2 三值模代数系统 33
2.2.1 二值模代数简介 33
2.2.2 三值模运算及其性质 34
2.2.3 三值模运算的完备性及RM展开形式的矩阵转换 36
2.2.4 三值RM展开的图形表示 42
2.2.5 模代数在多值逻辑中的适用范围 43
2.3 三值通用算子代数 46
2.3.1 三值T算子 46
2.3.2 三值U算子 47
2.4 比较运算 48
2.4.1 二值代数中的比较运算 48
2.4.2 三值比较运算 51
2.5 特殊取值的三值代数系统 54
2.5.1 变量任取有序值的三值格代数系统 54
2.5.2 变量特殊取值的三值模代数系统 55
参考文献 57
第三章 数制与编码 60
3.1 三进制系统 60
3.1.1 三进制正数表示 60
3.1.2 三进制负数表示 61
3.1.3 对称三进制系统 63
3.2 多值编码技术 65
3.2.1 编码效率与BCT编码 65
3.2.2 混值编码 67
3.2.3 检错编码与纠错编码 69
参考文献 72
第四章 三值门电路 73
4.1 三值物理信号及三值门电路设计原则 73
4.2 三值CMOS门电路 77
4.2.1 二值CMOS门电路的工作分析 77
4.2.2 带电阻的三值CMOS门电路 79
4.2.3 基于多阈MOS管的三值CMOS门电路 84
4.3 三值nMOS门电路 86
4.3.1 二值nMOS门电路的工作分析 86
4.3.2 应用相对移阈技术的三值nMOS门电路 92
4.3.3 基于多阈MOS管的三值nMOS门电路 98
4.4 三值TTL门电路 101
4.4.1 二值TTL门电路的工作分析 101
4.4.2 三值TTL门电路设计 104
4.4.3 三值TTL门电路的推挽输出级 107
4.5 三值ECL门电路 111
4.5.1 二值ECL门电路的工作分析 111
4.5.2 三值ECL门电路设计 115
4.5.3 三值ECL比较电路 118
4.6 三值I2L门电路 122
4.6.1 二值I2L门电路的工作分析 122
4.6.2 三值电流信号的检测与产生 124
4.6.3 三值I2L门电路设计 126
4.7 三值CCD门电路 130
4.7.1 二值CCD电路的工作分析 130
4.7.2 三值CCD电路设计 135
4.8 三值门电路的图形符号及物理考虑 138
参考文献 140
第五章 三值函数的最小化 143
5.1 函数最小化的物理背景及成本单位 143
5.2 格代数中三值函数的代数法最小化 146
5.3 格代数中三值函数的表格法最小化 149
5.4 格代数中三值函数的图形法最小化 155
5.5 模代数中的三值函数最小化 164
5.5.1 模代数中函数最小化的特点 164
5.5.2 函数在固定极性下的矩阵法最小化 167
5.5.3 函数在固定极性下的图形法最小化 174
5.6 基于T算子的三值函数最小化 177
5.7 基于U算子的三值函数最小化 188
5.7.1 Uf门的树型网络最小化 188
5.7.2 Uh门的树型网络最小化 191
参考文献 195
第六章 三值组合电路 198
6.1 码变换电路 198
6.1.1 1T-2B码变换电路及BITLON结构 198
6.1.2 3B-2T码变换电路 204
6.1.3 B2TCD码-七段显示译码器 206
6.2 多值复合传输电路 209
6.3 运算电路 213
6.3.1 三值加法器 213
6.3.2 三值乘法器 216
6.3.3 三值数值比较器 219
6.4 三值组合电路的冒险分析 221
6.4.1 竞争冒险 221
6.4.2 渡越冒险 228
参考文献 232
第七章 三值触发器 233
7.1 三值信号的基本存贮单元 233
7.1.1 时序电路对存贮元件的要求 233
7.1.2 基本存贮结构——三值闩锁 235
7.1.3 三值闩锁的信号输入 237
7.2 三值锁存器 240
7.3 三值一次操作型触发器 244
7.3.1 三值主从存贮型触发器 244
7.3.2 三值时钟竞争型触发器 246
7.3.3 三值维持阻塞型触发器 248
7.4 三值触发器的直接预置控制 249
7.5 三值JKL触发器及三值触发器的激励表 254
7.5.1 二值触发器的逻辑功能及激励表 254
7.5.2 三值触发器的逻辑功能及激励表 256
参考文献 261
第八章 三值时序电路 263
8.1 三值时序电路设计概要 263
8.2 三值计数器 267
8.2.1 三值同步计数器设计 267
8.2.2 三值异步计数器设计 271
8.2.3 2-3混值计数器设计 274
8.3 三值移位寄存器 277
8.3.1 三值移位寄存器的结构与应用 277
8.3.2 三值环形计数器设计 280
8.4 三值控制器 284
8.4.1 触发器编码指定状态的控制器设计 284
8.4.2 触发器非零态指定状态的控制器设计 289
8.5 三值时序电路的分析 292
8.5.1 三值同步时序电路的分析 292
8.5.2 三值异步时序电路的分析 294
参考文献 297
第九章 多值MOS只读存贮器 299
9.1 二值ROM的设计原理 299
9.2 控制MOS管沟道尺寸的四值ROM 303
9.3 控制MOS管开启阈值的四值ROM 307
9.3.1 应用斜坡字线电压检测阈值 307
9.3.2 应用源极跟随器结构检测阈值 310
参考文献 313
第十章 多值电路的开关级设计10.1 开关—信号代数系统 315
10.1.1 多值电路门级设计的困难 315
10.1.2 开关与信号的区分与联结运算 317
10.2 传输电压开关理论及三值CMOS电路的开关级设计 321
10.2.1 传输电压开关理论 321
10.2.2 三值CMOS电路的开关级设计 327
10.3 限幅电压开关理论及三值nMOS电路的开关级设计 334
10.3.1 限幅电压开关理论 334
10.3.2 三值nMOS电路的开关级设计 338
10.4 限幅电压开关理论用于三值TTL电路的开关级设计 342
10.5 差动电流开关理论及三值ECL电路的开关级设计 347
10.5.1 差动电流开关理论 347
10.5.2 三值ECL电路的开关级设计 353
10.6 接地电流开关理论及三值I2L电路的开关级设计 359
10.6.1 接地电流开关理论 359
10.6.2 三值I2L电路的开关级设计 362
10.7 二值电路的开关级设计 368
10.7.1 用于二值信号的开关—信号代数系统 368
10.7.2 二值CMOS电路的开关级设计 371
10.7.3 二值ECL电路的开关级设计 378
参考文献 383
结束语 385
附录 我国作者在国内外刊物上的多值逻辑研究论文总目录 388
作者简介 405
作者主要学术论著目录 406