第1篇 原理篇 2
第1章 初识Cadence 16.2 2
1.1 Cadence SPB 16.2简介 2
1.2 Cadence SPB 16.2软件的安装 3
1.2.1 Cadence SPB 16.2的运行环境 3
1.2.2 Cadence SPB 16.2的安装过程 4
第2章 Cadence的原理图设计工作平台 12
2.1 Design Entry HDL原理图工作平台 12
2.1.1 Design Entry HDL的特性 12
2.1.2进入Design Entry HDL用户界面 12
2.1.3 Design Entry HDL用户界面的介绍 15
2.2 Design Entry CIS原理图工作平台 30
2.2.1功能模块介绍 30
2.2.2 Design Entry CIS用户界面 31
第3章 原理图的创建和元件的相关操作 41
3.1原理图设计规范 41
3.1.1一般的规则和要求 41
3.1.2信号的完整性及电磁兼容性考虑 41
3.1.3 PCB完成后原理图与PCB的对应 41
3.2原理图中的基本名词术语 41
3.2.1在电路设计中常用的名词术语 42
3.2.2与电路图组成元素相关的名词术语 42
3.3新项目的建立 43
3.3.1原理图的工作环境设置 43
3.3.2图纸参数设置 44
3.3.3颜色设置 44
3.3.4格点属性设置 44
3.3.5杂项的设置 45
3.4图纸设计信息的设置 46
3.4.1字体设置 46
3.4.2标题栏设置 46
3.4.3页面设置 47
3.4.4格点参数设置 47
3.4.5层次图参数设置 48
3.4.6 SDT兼容性设置 49
3.5打印属性的设置 49
3.6元件的添加 50
3.6.1元件库的放置 51
3.6.2放置基本元件 52
3.7元件的操作 53
3.7.1元件的复制和删除 54
3.7.2元件位置和名称的调整 55
3.7.3元件属性的编辑 55
3.8电源和接地符号的放置 56
3.8.1电源符号 56
3.8.2接地符号 57
3.8.3电源和接地符号的放置 57
第4章 设计原理图和绘制原理图 58
4.1平坦式电路图设计 58
4.2层次式电路图设计 59
4.2.1层次式电路设计的技术特点 60
4.2.2层次式电路分类 60
4.3模块的创建 60
4.3.1简单层次式电路的模块创建 60
4.3.2复合层次式电路的模块创建 68
4.4绘制原理图的工具和步骤 69
4.4.1新建原理图页 70
4.4.2改变原理图页面大小 71
4.4.3编辑原理图 71
4.5原理图走线 72
4.5.1原理图中的导线的连接 72
4.5.2原理图中的总线的连接 72
4.5.3网络标志和网络标号 74
4.6添加输入／输出端口和标题栏设置 74
4.6.1添加输入／输出端口 75
4.6.2标题栏设置 75
4.7添加文本和图像 76
4.7.1添加文本 76
4.7.2添加图像 77
第5章 原理图到PCB图的处理 79
5.1从原理图到PCB图的信号属性分配 79
5.1.1为网络分配PROPAGATION DELAY属性 79
5.1.2为网络分配RELATIVE＿PROPAGATION＿DELAY属性 81
5.1.3为网络分配RATSNEST＿SCHEDULE属性 83
5.1.4输出新增属性 84
5.2建立差分对 84
5.2.1手动建立差分对 85
5.2.2自动建立差分对 86
5.3设计规则的检查 87
5.4生成网络表和元件清单 91
5.4.1生成网络表 91
5.4.2生成元件清单 93
5.5从原理图到PCB图的实现 96
第2篇 元件篇 100
第6章 创建平面元件 100
6.1 Library Explorer的界面简介 100
6.1.1进入Library Explorer 100
6.1.2 Library Explorer的界面简介 102
6.1.3创建新库 103
6.2平面元件的创建 106
6.2.1建立新元件 106
6.2.2元件编辑器的组成与设置 106
6.2.3创建封装 114
6.2.4创建引脚 115
第7章 创建PCB零件封装 124
7.1封装类型与符号 124
7.2 Allegro Package封装编辑器的介绍 124
7.2.1进入Allegro Package封装编辑器 125
7.2.2 Allegro Package工作界面 125
7.3使用向导建立封装零件 130
7.4手动建立零件封装 133
第3篇 PCB篇 142
第8章 PCB设计与Allegro 142
8.1 PCB设计流程 142
8.2 Allegro界面介绍 142
8.3 Allegro环境的设置 145
8.3.1绘图参数的设置 145
8.3.2文本属性的设置 147
8.3.3显示属性的设置 148
8.3.4格点的设置 149
8.3.5子集选项的设置 150
8.3.6盲孔和埋孔的设置 151
8.3.7设置打印功能 152
8.3.8自动保存功能的设置 153
8.4窗口控制的编辑 154
8.4.1画面控制 155
8.4.2使用Strokes 155
8.4.3快捷键设置 157
8.4.4运行脚本和定义 158
8.4.5显示信息 160
第9章 焊盘的建立 161
9.1焊盘的基本概念 161
9.2焊盘编辑器Pad Designer简介 162
9.3焊盘的命名规则 166
9.4通过孔引脚建立焊盘的制作 167
9.4.1建立热风焊盘 167
9.4.2正方形有钻孔焊盘建立方法 169
9.4.3圆形有钻孔焊盘建立方法 172
9.4.4椭圆形有钻孔焊盘建立方法 175
9.5贴片焊盘的制作 178
9.6盲／埋孔焊盘的制作 180
9.6.1制作盲孔 180
9.6.2制作埋孔 181
第10章 电路板的建立与设计规则的设置 184
10.1建立电路板 184
10.1.1手动建立电路板 184
10.1.2使用向导建立电路板 188
10.1.3导入网络表 191
10.2设置设计规则 193
10.2.1约束管理器 193
10.2.2设置间距规则 194
10.2.3设置物理规则 195
10.2.4其他规则设置 196
10.3设置元件属性 199
10.3.1添加元件属性 200
10.3.2添加网络属性 201
10.3.3添加FIXED属性和ROOM属性 201
10.3.4属性和元素的显示 202
10.3.5删除属性 203
第11章 布局和布线 205
11.1布局 205
11.1.1电路板的规划 205
11.1.2元件的手工摆放 207
11.1.3元件的快速摆放 209
11.2布线 211
11.2.1布线的基本原则 212
11.2.2布线格点的设置 212
11.2.3手动布线 213
11.2.4扇出 216
11.2.5群组布线 218
11.2.6自动布线 219
第12章 覆铜 228
12.1基本概念 228
12.2为平面层绘制覆铜区域 231
12.2.1显示平面层 231
12.2.2为VCC层建立Shape 231
12.2.3为GND层建立Shape 232
12.3分割平面 233
12.3.1使用Anti Etch方法分割平面 233
12.3.2使用添加多边形的方法进行分割平面 235
第13章 Allegro PCB的后处理 241
13.1设计的可装配性检查 241
13.1.1约束的定义 241
13.1.2检查元件间距 242
13.1.3元件检查 242
13.1.4焊盘的跨距轴向检查 243
13.1.5检查并报告 243
13.1.6检查设计中存在的过孔 244
13.1.7检查测试点 244
13.2测试点的生成 245
13.2.1自动加入测试点 245
13.2.2建立测试夹具钻孔文件 247
13.2.3修改测试点 247
13.3元件标号重命名 249
13.3.1自动重命名元件标号 249
13.3.2手动重命名元件标号 250
13.4文字的调整 251
13.4.1修改文字面字体的大小 251
13.4.2改变文字的位置和角度 251
13.4.3回注 252
13.5标注尺寸 253
13.5.1显示设计细节 254
13.5.2 Allegro尺寸标注的参数设置 254
13.5.3各种尺寸的标注命令 255
13.6丝印层调整 256
13.7制造数据的输出 257
13.7.1底片参数设置 257
13.7.2Aperture档案设置 257
13.7.3底片文件产生 258
13.8钻孔数据 258
13.8.1颜色与视性设置 258
13.8.2钻孔文件参数设置及钻孔图的生成 259
13.9生成元件清单 260
第14章 Allegro其他的高级功能 261
14.1元件封装符号的更新 261
14.2技术文件的处理 261
14.2.1输出技术文件 262
14.2.2输入技术文件到新设计中 262
14.3模块的设计重用 263
14.4 env文件的修改操作 268
第4篇 仿真篇 270
第15章 仿真前的预处理 270
15.1 IBIS模型 270
15.1.1解析的 IBIS文件结果 270
15.1.2在Model Integrity中仿真IOCell模型 271
15.1.3使用IBIS to DML转换器 273
15.1.4使用Espice to Spice转换器 275
15.2预布局 279
15.3电路板的设置 280
15.3.1设置叠层 280
15.3.2直流电压值的设置 281
15.3.3元件设置 282
15.3.4 SI模型分配 283
15.3.5 SI检查 284
15.4基本的PCB SI功能 286
15.4.1显示内容的设置 286
15.4.2网络飞线显示操作 286
15.4.3确定D2网络的元件 287
15.4.4在板框内摆放元件 288
第16章 约束驱动布局 290
16.1提取和仿真预布局拓扑 290
16.1.1设置预布局拓扑提取 290
16.1.2提取分析预布局拓扑 291
16.1.3反射仿真 294
16.1.4对反射仿真进行测量 297
16.2约束的设置和添加 299
16.2.1扫描运行参数 299
16.2.2为拓扑添加约束 301
16.2.3对拓扑约束进行分析 304
16.3模板应用和约束驱动布局 304
16.3.1建立串扰仿真拓扑 304
16.3.2串扰仿真 312
16.3.3电气约束规则的应用 314
第17章 Cadence综合应用实例 316
17.1 Design Entry CIS软件中的原理图设计 316
17.1.1建立项目 316
17.1.2绘制原理图 316
17.1.3完善原理图 318
17.2建立PCB电路板图 320
17.2.1建立PCB电路板 320
17.2.2原理图到PCB板图的实现 321
17.2.3 PCB板图的布局 321
17.2.4在PCB板图上摆放元件 321
17.2.5布线 322
17.2.6生成元件清单 323
17.3电路仿真 323
参考文献 326