第1章 逻辑代数和教学计算机中的逻辑器件 1
1.1 逻辑代数基础 2
1.1.l 基本逻辑运算与基本逻辑门电路 2
1.1.2 基本定理、常用公式和基本规则 4
1.1.3 逻辑函数的化简 5
1.1.4 逻辑设计举例:一位全加器的逻辑线路设计过程 6
1.2 组合逻辑电路 8
1.2.1 基本逻辑门 8
1.2.2 三态门 8
1.2.4 译码器和编码器 10
1.2.3 数据选择器 10
1.3 时序逻辑电路 12
1.3.l 基本R-S触发器 12
1.3.2 D型触发器与寄存器、计数器器件 13
1.3.3 启停控制电路 18
1.4 GAL器件及其编程 20
1.4.1 现场可编程器件概述 20
1.4.2 通用可编程器件GAL20V8 21
1.5 MACH器件 27
1.5.1 MACH器件的性能和特点 27
1.5.2 MACH4的基本结构和性能 29
1.5.3 MACH器件的编程 34
1.6 几个专用功能器件和存储器芯片的引脚图 35
第2章 TEC-2000教学计算机系统概述 38
2.1 TEC-2000教学计算机系统的研制目标 38
2.2 TEC-2000教学计算机系统的硬件、软件组成 39
2.2.1 教学计算机硬件子系统的组成 39
2.2.2 教学计算机软件子系统的组成 40
2.3 TEC-2000教学计算机系统的技术指标 41
2.4 TEC-2000教学计算机系统支持的实验项目 42
2.4.1 基本实验项目 42
2.4.2 其他实验项目 44
3.1.1 互指令分类 45
第3章 TEC-2000 16位教学计算机指令系统 45
3.1 16位教学计算机指令系统综述 45
3.1.2 指令格式 46
3 2 16位机指令汇总表 49
3.2.l 基本指令 49
3.2.2 扩展指令 50
3.3 16位机简单汇编程序设计举例 50
第4章 TEC-2000教学计算机硬件系统的基本组成与实现 53
4.1 TEC-2000教学计算机硬件系统的总线构成 53
4.2 启停控制线路 54
4.3.1 Am2901芯片的结构和功能 55
4.3 运算器部件 55
4.3.2 教学计算机运算器部件的设计与实现 58
4.4 组合逻辑控制器部件 63
4.4.1 组合逻辑控制器部件硬件组成 63
4.4.2 16位教学计算机的指令执行流程图 66
4.4.3 16位教学计算机的指令执行流程表 67
4.4.4 16位教学计算机可编程器件内容 67
4.5 主存储器部件 88
4.6 串行I/O接口 89
4.7.1 中断线路的设计原理 90
4.7 中断线路 90
4.7.2 中断处理在教学计算机中的具体实现 94
4.8 TEC-2000教学计算机使用简要说明 95
第5章 TEC-2000 16位教学计算机软件系统 99
5.l 监控程序 99
5.2 仿真终端程序PCEC 100
5.3 交叉汇编程序ASEC 101
5.3.1 交叉汇编程序使用说明 102
5.3.2 交叉汇编程序设计要求 104
第6章 TEC-2000 16位教学计算机实验指导 107
6.1 基础汇编语言程序设计实验 107
6.2 脱机运算器部件实验 110
6.3 组合逻辑控制器部件教学实验 111
6.4 内存储器部件教学实验 113
6.5 I/O接口扩展实验 114
6.6 中断实验 115
第7章 TEC-2000教学计算机微程序控制器 116
7.1 微程序控制器的基本组成与实现 116
7.1.l 微程序定序器Am2910芯片的组成与功能 116
7.1.2 教学计算机微程序控制器的实现 120
7.2 16位教学计算机微程序入口地址映射表 124
7.3.1 SCC GAL的逻辑表达式 125
7.3 16位教学计算机微程序控制器可编程器件逻辑表达式 125
7.3.2 GAL1~GAL7的逻辑表达式 126
7.4 16位教学计算机基本指令微程序流程图 127
7.5 16位教学计算机基本指令微程序表 127
7.6 16位教学计算机微程序控制器实验 130
附录 133
附录A TEC-2000教学计算机的总体框图与功能部件逻辑图 133
附录B 教学计算机的监控程序源码和汇编符号表 140
附录C 汇编符号表 188
附录D TEC-2000教学计算机系统鉴定意见 191
参考文献 192