第1章 概述 1
1.1 CPLD/FPGA简介 1
1.1.1 CPLD/FPGA的结构与工作原理 1
1.1.2 CPLD/FPGA的发展趋势 7
1.2 CPLD/FPGA产品概述 8
1.2.1 Lattice公司的CPLD器件系列 8
1.2.2 Xilinx公司的CPLD/FPGA器件系列 10
1.2.3 Altera的CPLD/FPGA器件系列 12
1.2.4 Altera公司的FPGA配置方式与配置器件 16
第2章 项目开发环境介绍 18
2.1 软件平台 18
2.1.1 硬件开发工具Quartus II 12.0 18
2.1.2 ModelSim仿真工具 23
2.1.3 Nios II IDE 8.0集成开发环境 27
2.1.4 Eclipse集成开发环境 32
2.1.5 数值计算与仿真测试工具MATLAB 32
2.2 硬件平台 35
2.2.1 DE2平台简介 35
2.2.2 DE2原理 37
2.2.3 DE2平台的开发环境 41
2.2.4 DE2开发板测试说明 42
第3章 SOPC系统设计分析 45
3.1 SOPC技术简介 45
3.1.1 SOPC技术的主要特点 45
3.1.2 SOPC技术实现方式 46
3.1.3 SOPC系统的开发流程 48
3.2 Nios II概述 48
3.2.1 Nios II嵌入式处理器 48
3.2.2 Nios II处理器的特性 49
3.3 基于SOPC的Nios II处理器设计 50
3.3.1 SOPC Builder功能 51
3.3.2 SOPC Builder组成 52
3.3.3 SOPC Builder组件 57
3.4 SOPC设计讲解 59
3.4.1 硬件部分设计 59
3.4.2 软件部分设计 74
第4章 基于FPGA的OFDM系统基带数据传输部分的设计与实现 82
4.1 实例介绍 82
4.2 设计思路与原理 83
4.2.1 OFDM技术简介 83
4.2.2 OFDM系统基本原理 87
4.2.3 FFT算法原理 96
4.2.4 OFDM系统整体设计 118
4.3 硬件设计 119
4.3.1 逻辑模块设计 119
4.3.2 详细设计 132
4.3.3 OFDM系统的仿真及验证 145
4.4 实例总结 146
第5章 一种基于FPGA的超声波测距系统的设计与实现 147
5.1 实例介绍 147
5.2 设计思路与原理 147
5.2.1 超声波测距原理简介 147
5.2.2 HC-SR04模块简介 149
5.2.3 超声波传感器工作原理 152
5.2.4 FFT算法原理 153
5.2.5 2D-FFT简介 157
5.2.6 系统总体结构 157
5.3 硬件设计 158
5.3.1 时序发生器模块 158
5.3.2 回波识别模块 159
5.3.3 双核FFT计算模块 161
5.3.4 波形发生器模块 163
5.3.5 高速计数器模块 163
5.4 系统综合与测试 164
5.5 实例总结 166
第6章 基于FPGA的云存储架构的设计与实现 167
6.1 实例介绍 167
6.2 设计思路与原理 168
6.2.1 云存储通信原理 169
6.2.2 FPGA集群技术的原理 170
6.2.3 基于FPGA分布式存储的原理 171
6.3 详细设计 173
6.3.1 云存储架构设计 173
6.3.2 云存储模块设计与集成 179
6.3.3 云存储架构交互软件 184
6.4 系统综合与仿真测试 187
6.4.1 FPGA模块测试 188
6.4.2 系统整体测试 191
6.5 实例总结 194
第7章 基于FPGA的实时加/解密系统的设计与实现 196
7.1 实例介绍 196
7.2 设计思路与原理 197
7.2.1 AES算法简介 197
7.2.2 AES加/解密流程 197
7.2.3 系统整体结构 203
7.3 硬件设计 204
7.3.1 AES IP核设计 204
7.3.2 SOPC系统的创建 234
7.4 软件设计与综合测试 245
7.4.1 软件设计 245
7.4.2 系统综合与仿真测试 253
7.5 实例总结 257
第8章 基于FPGA的蓝牙智能小车的设计与实现 258
8.1 实例介绍 258
8.2 设计思路与原理 259
8.2.1 控制平台和设计语言简介 259
8.2.2 蓝牙通信技术介绍 261
8.2.3 系统整体结构 264
8.3 硬件设计 266
8.3.1 电机驱动模块的设计 266
8.3.2 超声波测距模块的设计 270
8.3.3 蓝牙模块的设计 274
8.4 软件设计与综合测试 284
8.4.1 软件设计 284
8.4.2 系统综合与仿真测试 289
8.5 实例总结 291
附录 DE2平台上EP2C35F672的引脚分配表 292
参考文献 296