第1章CPLD/FPGA项目开发入门 1
1.1 CPLD/FPGA开发系统概述 1
1.1.1 PLD的发展历程及发展趋势 1
1.1.2 CPLD/FPGA概述 3
1.1.3 CPLD/FPGA的结构与原理 4
1.2 CPLD/FPGA器件识别 10
1.2.1 CPLD/FPGA产品概况 11
1.2.2 MAX系列产品的基本功能及编程方式 14
1.3 CCTT CPLD/FPGA实验仪使用 16
1.3.1实验仪结构设计 17
1.3.2熟悉实验仪的元器件 17
1.3.3解析主控芯片EPM1270T144C5 18
1.3.4了解实验仪的外围接口及其引脚对应关系 9
1.3.5设计实验仪原理图 21
1.3.6设计ByteBlaster下载口 21
1.4 Quartus Ⅱ开发环境应用 27
1.4.1安装Quartus Ⅱ7.2开发环境 28
1.4.2设计三人表决器 35
1.5 Verilog HDL语言基础应用 47
1.5.1认识Verilog HDL语言基本结构 48
1.5.2辨别Verilog HDL语言数据类型 53
1.5.3识别Verilog HDL语言运算符及表达式 55
1.6 Verilog HDL语言实例设计 57
1.6.1闪烁灯设计 57
1.6.2流水灯设计 61
1.7习题 63
第2章 基于CPLD/FPGA的单元项目开发 65
2.1项目1设计基本逻辑门电路 65
2.2项目2设计译码器 68
2.2.1任务1设计3-8译码器 69
2.2.2任务2设计八段LED数码管译码电路 73
2.3项目3编码器和数据选择器设计 75
2.3.1任务1设计8-3优先编码器 76
2.3.2任务2设计4-1数据选择器 78
2.4项目4触发器设计 80
2.4.1任务1触发器概述 81
2.4.2任务2识别基本触发器 81
2.4.3任务3识别触发器的逻辑功能 82
2.4.4任务4设计时钟触发器 83
2.4.5任务5设计直接置位复位触发器 83
2.4.6任务6转换不同逻辑功能的触发器 84
2.5项目5全加器设计 85
2.5.1任务1设计一位全加器 86
2.5.2任务2设计串行进位加法器 6
2.5.3任务3设计先行进位加法器 88
2.5.4任务4设计加减法器 89
2.6项目6计数器设计 90
2.6.1任务1设计二进制计数器 91
2.6.2任务2设计七进制计数器 92
2.6.3任务3采用异步置数和同步清零的方法设计七进制计数器 93
2.7项目7乘法器设计 94
2.7.1任务1利用被乘数左移法设计无符号乘法器 95
2.7.2任务2利用部分积右移法设计无符号乘法器 98
2.7.3任务3设计带符号乘法器 99
2.8项目8除法器设计 100
2.8.1任务1利用比较法设计除法器 100
2.8.2任务2利用恢复余数法设计除法器 101
2.8.3任务3利用不恢复余数法设计除法器 102
2.9项目9键盘LED发光二极管应用设计 103
2.9.1任务1键盘LED发光二极管应用之一 104
2.9.2任务2键盘LED发光二极管应用之二 108
2.9.3任务3键盘去抖动设计 110
2.10项目10静、动态LED发光二极管显示 112
2.10.1任务1静态数码管的显示设计 112
2.10.2任务2动态数码管显示设计 116
2.11项目11点阵LED显示屏及其汉字显示 118
2.11.1任务1点阵LED显示屏测试 119
2.11.2任务2汉字显示 123
2.12项目12蜂鸣器应用设计 126
2.12.1任务1发出报警声 126
2.12.2任务2设计简易数字电子琴 128
2.12.3任务3设计“梁祝”音乐片段 130
2.13项目13 LCD液晶显示系统设计 134
2.13.1任务1了解液晶显示的基础知识 134
2.13.2任务2液晶屏滚动显示“www.ccit js.cn”字符 141
2.14习题 148
第3章 基于CPLD/FPGA的综合项目开发 150
3.1项目1基于Verilog HDL的数字时钟设计与实现 150
3.1.1任务1任务提出及设计分析 150
3.1.2任务2分频模块设计 152
3.1.3任务3校时模块设计 153
3.1.4任务4计时处理模块设计 154
3.1.5任务5报时模块设计 155
3.1.6任务6显示模块设计 158
3.1.7任务7顶层模块设计 160
3.1.8任务8下载调试运行 161
3.2项目2基于Verilog HDL的交通信号灯模拟控制设计 161
3.2.1任务1任务提出及设计分析 162
3.2.2任务2初始化模块设计 163
3.2.3任务3分频模块设计 165
3.2.4任务4控制A方向4盏灯亮灭模块设计 166
3.2.5任务5控制B方向4盏灯亮灭模块设计 167
3.2.6任务6 A、 B方向各种灯剩余时间的显示模块设计 168
3.2.7任务7顶层文件设计 170
3.2.8 任务8下载调试运行 170
3.3项目3 UART异步串行 通信设计 171
3.3.1任务1串行通信基础知识 172
3.3.2任务2串行发送模块设计 175
3.3.3任务3串行接收模块设计 180
3.4项目4基于Verilog HDL的四路数字式竞赛抢答器设计 183
3.4.1任务1任务提出及设计分析 184
3.4.2任务2信号锁存电路设计 185
3.4.3任务3计分电路设计 186
3.4.4任务4数码管显示电路设计 189
3.4.5任务5顶层文件设计 190
3.4.6任务6下载调试运行 191
3.5习题 192
附录 193
附录A Verilog HDL关键字 193
附录B Quartus 117.2支持的Verilog HDL数据类型和语句 193
附录C基于Verilog HDL的CPLD/FPGA设计常见问题解析 194
附录D高级语言的串行通信编程 203
参考文献 218