绪论 1
第1章 逻辑代数基础 3
1.1 导论 3
1.1.1 模拟信号与数字信号 4
1.1.2 二进制的算术运算 4
1.1.3 数制和码制 4
1.2 逻辑运算 8
1.2.1 基本逻辑运算 8
1.2.2 组合逻辑运算 10
1.3 公式和定理 11
1.3.1 常量与常量之间的关系 11
1.3.2 变量与常量之间的关系 11
1.3.3 特殊定理 12
1.3.4 与普通代数相似的定理 12
1.3.5 几个常用公式 12
1.4 基本规则 13
1.4.1 代入规则 13
1.4.2 对偶规则 13
1.4.3 反演规则 13
1.5 用代数法化简逻辑式 14
1.5.1 同一逻辑关系逻辑式形式的多样性 15
1.5.2 与或型逻辑式的化简步骤 15
1.6 最小项和最大项 17
1.6.1 最小项和最大项的定义 17
1.6.2 最小项和最大项的性质 18
1.6.3 与或标准型和或与标准型 19
1.7 卡诺图化简法 19
1.7.1 卡诺图 19
1.7.2 与项的读取和填写 21
1.7.3 卡诺图化简的原则 24
1.7.4 卡诺图化简的步骤 24
1.7.5 具有约束条件的逻辑函数化简 26
1.8 逻辑函数的变换 27
1.8.1 5种类型的逻辑函数 27
1.8.2 与或型转换为与非与非型 28
1.8.3 与或型转换为或与型 28
1.8.4 与或型转换为或非或非型 28
1.8.5 与或型转换为与或非型 29
1.9 逻辑式的最佳化 29
1.9.1 逻辑式最佳化的概念 29
1.9.2 异或门实现最佳化 30
1.9.3 实现最佳化的一般方法 30
习题 31
第2章 门电路 35
2.1 导论 35
2.1.1 半导体二极管的开关特性 36
2.1.2 半导体三极管的开关特性 37
2.2 分立元件门电路 40
2.2.1 与门 40
2.2.2 或门 41
2.2.3 非门（反相器） 42
2.3 集成门电路（TTL） 42
2.3.1 TTL与非门电路结构 42
2.3.2 电路的逻辑功能 43
2.3.3 特性曲线 44
2.3.4 参数与指标 50
2.4 其他类型TTL门 51
2.4.1 集电极开路门（OC门） 51
2.4.2 三态门 54
2.4.3 与或非门、或非门和异或门 55
2.4.4 TTL系列门标准参数 57
2.5 CMOS逻辑门 58
2.5.1 CMOS反相器 59
2.5.2 CMOS与非门电路 61
2.5.3 CMOS传输门 62
2.5.4 CMOS门的参数指标 63
2.6 数字电路的VHDL描述 65
2.6.1 与非门 65
2.6.2 或非门 66
2.6.3 异或门 66
习题 67
第3章 组合数字电路 71
3.1 导论 71
3.2 组合数字电路的分析 72
3.2.1 组合电路的分析方法 72
3.2.2 分析异或门 73
3.3 组合数字电路的设计 74
3.3.1 半加法器设计 74
3.3.2 全加器设计 75
3.3.3 全加器的VHDL描述 77
3.4 常用组合集成逻辑电路 79
3.4.1 集成4位超前进位全加器 79
3.4.2 译码器 82
第4章 触发器和定时器 93
4.1 导论 94
4.1.1 时序数字电路的定义 94
4.1.2 触发器的分类和逻辑功能 94
4.2 基本RS触发器 95
4.2.1 基本RS触发器的工作原理 95
4.2.2 2个稳态 95
4.2.3 触发翻转 95
4.2.4 真值表和特征方程 96
4.2.5 状态转换图 96
4.2.6 集成基本RS触发器 97
4.3 同步时钟RS触发器 98
4.3.1 同步时钟触发器引出 98
4.3.2 同步RS时钟触发器的结构和原理 98
4.3.3 同步RS时钟触发器的特征方程 99
4.3.4 波形及空翻现象 99
4.3.5 状态转换图 100
4.4 主从触发器 100
4.4.1 主从RS触发器 100
4.4.2 主从JK触发器 102
4.5 边沿触发器 105
4.5.1 维持阻塞D触发器的电路结构 105
4.5.2 维持阻塞D触发器的工作原理 106
4.5.3 特征表和特征方程 107
4.5.4 状态转换图和时序图 107
4.5.5 边沿集成D触发器 108
4.6 边沿JK触发器 108
4.6.1 边沿JK触发器的结构与原理 108
4.6.2 特征表和特征方程 109
4.6.3 状态转换图和时序图 109
4.6.4 逻辑符号 109
4.6.5 集成边沿JK触发器 110
4.7 触发器VHDL描述 111
4.7.1 程序设计 111
4.7.2 仿真验证 112
4.8 555定时器 112
4.8.1 概述 112
4.8.2 单稳态触发器 114
4.8.3 多谐振荡器 114
4.8.4 密特触发器 115
4.8.5 压控振荡器 116
习题 117
第5章 时序数字电路 125
5.1 导论 125
5.2 时序电路分析 126
5.2.1 同步电路分析 126
5.2.2 异步电路分析 129
5.3 同步时序数字电路的设计 130
5.3.1 同步计数器设计 130
5.3.2 时序逻辑问题设计 134
5.4 常用时序逻辑器件 141
5.4.1 寄存器和移位寄存器 141
5.4.2 计数器 146
5.4.3 用集成计数器实现任意进制计数器 156
5.4.4 用VHDL语言描述时序电路 166
习题 168
第6章 存储器及大规模集成电路 175
6.1 导论 175
6.2 只读存储器ROM 176
6.2.1 ROM的结构和工作原理 176
6.2.2 ROM的分类 178
6.2.3 ROM的应用 180
6.3 随机存储器 181
6.3.1 RAM的结构和原理 181
6.3.2 RAM的存储单元 181
6.3.3 集成RAM 182
6.4 可编程逻辑器件概述 183
6.4.1 PLD的发展 183
6.4.2 PLD的分类和特点 183
6.4.3 实现可编程的基本方法 184
6.5 通用阵列逻辑GAL 188
6.5.1 概述 188
6.5.2 GAL的结构 188
6.5.3 通用阵列逻辑GAL的编程 192
6.5.4 ispLSI器件的编程语言简介 192
6.5.5 数字小系统的设计及实现 196
6.6 现场可编程门阵列FPGA 202
6.6.1 FPGA的基本结构 202
6.6.2 FPGA的编程 203
习题 208
第7章 数模与模数转换器 210
7.1 导论 210
7.2 DA转换器 211
7.2.1 倒T型电阻解码网络DA转换器 211
7.2.2 集成DA转换器AD7524 212
7.2.3 DA转换器的转换精度与转换时间 212
7.3 AD转换器 213
7.3.1 AD转换的基本概念 213
7.3.2 并行比较型AD转换器 217
7.3.3 逐次逼近型AD转换器 218
7.3.4 双积分型AD转换器 221
7.3.5 AD转换器的转换精度与转换时间 223
7.4 多路模拟开关 224
7.4.1 模拟开关的功能及电路组成 224
7.4.2 模拟开关的各种工作模式 224
7.5 数据采集系统简介 225
7.5.1 系统的技术要求 225
7.5.2 系统方框图 226
7.5.3 电路设计 226
习题 229
附录 VHDL的基本结构与语法规则 232
参考文献 239