第一章 数制和编码 1
1.1 进位计数制 1
1.2 进位计数制的相互转换 3
1.2.1 多项式替代法 3
1.2.2 基数乘除法 4
1.2.3 任意两种进制之间的转换 7
1.2.4 直接转换法 7
1.2.5 数制转换时小数位数的确定 8
1.3 带符号数的代码表示 9
1.3.1 原码 9
1.3.2 反码 10
1.3.3 补码 10
1.3.4 十进制数的补码 11
1.4 带符号数的加、减运算 12
1.5 十进制数的常用代码&. 14
1.5.1 8421码 14
1.5.2 2421码 15
1.5.3 余3码 15
1.6 可靠性编码 16
1.6.1 格雷码 16
1.6.2 奇偶校验码 19
1.6.3 海明校验码 20
习题 22
第二章 逻辑代数基础 25
2.1 逻辑代数中的几个概念 25
2.2 逻辑代数的基本运算&. 28
2.2.1 与运算（逻辑乘） 28
2.2.2 或运算（逻辑加） 29
2.2.3 非运算（逻辑非） 29
2.3 逻辑代数的基本定理及规则 30
2.3.1 逻辑代数的基本公理 30
2.3.2 逻辑代数的基本定理 30
2.3.3 逻辑代数的基本规则 32
2.4 逻辑函数的性质 34
2.4.1 复合逻辑 34
2.4.2 逻辑函数的基本表达式 38
2.4.3 逻辑函数的标准形式 39
2.5 逻辑函数的化简 44
2.5.1 代数法化简 45
2.5.2 卡诺图法 48
2.5.3 利用无关项化简函数表达式 59
2.5.4 输入无反变量的函数的化简 61
2.5.5 多输出函数的化简 65
2.5.6 Quine-McCluskey（Q-M）法 72
习题 78
第三章 组合逻辑电路的分析与设计 83
3.1 逻辑电路设计文档标准 83
3.1.1 框图 84
3.1.2 门的符号标准 86
3.1.3 信号名和有效级 88
3.1.4 引端的有效级 89
3.1.5 引端有效级的变换 90
3.1.6 图面布局及总线 94
3.1.7 时间图 97
3.2 组合电路分析 99
3.2.1 利用表达式和真值表进行电路分析 99
3.2.2 组合电路分析之电路性能评价及电路改进 101
3.3 组合电路设计的一般方法 104
3.3.1 根据逻辑问题的描述写出逻辑表达式 104
3.3.2 逻辑电路的变换 108
3.4 组合电路中的竞争与险象 112
3.4.1 竞争现象 113
3.4.2 险象 114
3.4.3 险象的判别 116
3.4.4 险象的消除 119
3.5 常用MSI组合逻辑器件及其应用 121
3.5.1 译码器 122
3.5.2 编码器 133
3.5.3 三态缓冲器 138
3.5.4 多路选择器 143
3.5.5 奇偶校验电路 157
3.5.6 比较器 161
3.5.7 加法器 170
习题 179
第四章 同步时序电路的分析 184
4.1 时序电路概述 184
4.1.1 时序电路的一般形式 184
4.1.2 时序电路的分类 186
4.1.3 时序电路的描述方法 187
4.2 双稳态元件 189
4.2.1 S-R锁存器 189
4.2.2 /S-/R锁存器 191
4.2.3 带使能端的S-R锁存器 191
4.2.4 D锁存器 193
4.2.5 边沿触发D触发器 193
4.2.6 主从S-R触发器 196
4.2.7 主从J-K触发器 197
4.2.8 边沿触发J-K触发器 198
4.2.9 T触发器 199
4.3 同步时序电路的分析方法 200
4.4 计数器 214
4.4.1 二进制串行计数器 214
4.4.2 二进制同步计数器 216
4.4.3 用跳越的方法实现任意模数的计数器 218
4.4.4 强置位计数器 219
4.4.5 预置位计数器 220
4.4.6 修正式计数器 221
4.4.7 MSI计数器及应用 222
4.5 寄存器 228
4.5.1 并行寄存器 228
4.5.2 移位寄存器 231
4.5.3 MSI寄存器应用举例——数据串、并行的转换 234
4.6 节拍分配器 239
4.6.1 计数型节拍分配器 239
4.6.2 移位型节拍分配器 241
4.6.3 MSI节拍分配器举例 243
习题 244
第五章 同步时序电路的设计 250
5.1 建立原始状态表 251
5.2 状态化简 256
5.2.1 完全给定同步时序电路状态表的化简 257
5.2.2 不完全给定同步时序电路状态表的化简 262
5.3 状态分配 268
5.3.1 状态编码的一般问题 268
5.3.2 相邻状态分配法 271
5.4 选择触发器类型及确定激励函数和输出函数 275
5.4.1 选择触发器类型 275
5.4.2 确定激励函数和输出函数 275
5.5 设计举例 278
习题 287
第六章 异步时序电路的分析与设计 291
6.1 脉冲异步时序电路概述 291
6.2 脉冲异步时序电路的分析 293
6.3 脉冲异步时序电路的设计 296
6.4 电平异步时序电路概述 300
6.4.1 电平异步时序电路的模型及稳态的判断 300
6.4.2 流程表及总态图 302
6.5 电平异步时序电路的分析 306
习题 311
第七章 可编程逻辑器件（PLD） 315
7.1 PLD概述 315
7.1.1 PLD的电路结构及分类 316
7.1.2 PLD的编程工艺及描述的逻辑规则和符号 317
7.1.3 PLD的设计过程及主要优点 319
7.2 只读存储器 320
7.2.1 ROM的内部结构 321
7.2.2 用ROM实现组合逻辑设计 323
7.2.3 常用的LSI ROM器件 327
7.3 可编程逻辑阵列 328
7.4 可编程阵列逻辑 330
7.4.1 组合PAL器件 330
7.4.2 时序PAL器件 336
7.5 通用逻辑阵列概述 344
7.5.1 GAL器件的主要特点 344
7.5.2 GAL器件的基本结构 345
7.5.3 GAL器件的命名及分类 351
7.6 硬件描述语言 352
7.6.1 基于硬件描述语言的数字设计 352
7.6.2 常用的硬件描述语言简介 353
习题 355
第八章 数字系统设计 357
8.1 数字系统的基本模型 357
8.1.1 信息处理单元的构成 358
8.1.2 控制单元的构成 359
8.2 数字系统设计的描述工具 360
8.2.1 方框图 360
8.2.2 定时图（时序图） 362
8.2.3 逻辑流程图 363
8.2.4 ASM图 367
8.2.5 MDS图 371
8.3 自顶向下的设计和自底向上的集成 376
8.3.1 自顶向下的设计 376
8.3.2 自底向上的集成 377
8.4 逻辑设计技术及应用 378
8.4.1 定义设计要求 379
8.4.2 确定系统方案及逻辑划分 382
8.4.3 控制单元的设计及实现 385
8.4.4 定时单元的设计及实现 386
8.4.5 信息处理单元的设计及实现 387
8.5 异步信号输入和系统控制器的结构 391
8.6 以MSI时序器件为核心的控制器设计 394
8.6.1 以多D触发器为核心的控制器设计 394
8.6.2 以移位寄存器为核心的控制器设计 396
习题 401
附录一 TTL/SSI电路的型号 403
附录二 某些TTL/MSI集成电路产品 406
附录三 某些74LS系列器件引脚图 408
附录四 某些PLD、ROM、RAM器件引脚图 411
参考文献 413