第1章CMOS器件的现状 1
1.1半导体器件的分类 1
1.2 CMOS器件的特征 3
1.3 CMOS产品的种类和特点 6
第2章CMOS的结构 13
2.1 CMOS的结构 13
2.2设计规则 17
2.3 CMOS的制造工程 20
2.3.1衬底材料的制作 20
2.3.2前工序 21
2.3.3后工序 23
第3章CMOS的基本特性与逻辑电路的基本结构 27
3.1 CMOS的基本特性 27
3.1.1 N-ch MOS FET的特性表达式 29
3.1.2 P-ch MOS FET的特性表达式 30
3.1.3 CMOS反相器的特性 31
3.1.4逻辑阈值电压 33
3.1.5过渡区中的输出电压 33
3.1.6电阻近似 33
3.2 CMOS的特点 34
3.2.1功率消耗小 35
3.2.2能够在低电压下工作/工作电压范围宽 36
3.2.3噪声余量大 37
3.2.4容易集成化 38
3.2.5输入阻抗高 39
3.2.6基于输入电容的初次记忆 40
3.3基本逻辑电路 42
3.4正逻辑与负逻辑 43
3.5基本电路 43
3.5.1反相器 43
3.5.2 NAND门 44
3.5.3 NOR门 44
3.5.4 AND， OR门 45
3.5.5传输门 45
3.5.6时钟脉冲门 46
3.5.7 Exclusive OR/NOR门 47
3.5.8触发器 47
3.6 CMOS的保护电路 47
3.6.1输入保护电路 47
3.6.2输出的保护 49
3.6.3电源/GND浮动时的保护 49
第4章CMOS器件的种类与特征 51
4.1 CMOS标准逻辑 51
4.1.1双极逻辑的诞生 52
4.1.2CMOS逻辑的诞生 54
4.2 74***型的魅力 57
4.2.1 BiCMOS逻辑的特征 57
4.2.2 ECL的特征 57
4.2.3 ASIC的问世与标准逻辑的需要 58
4.2.4单门逻辑的诞生 58
4.2.5低电压化的趋势 59
4.2.6封装的发展趋势 59
4.3存储器 61
4.3.1 ROM 62
4.3.2 RAM 65
4.4 ASIC的种类与特征 67
4.4.1 ASIC化的潮流 68
4.4.2半定制 69
4.4.3 PLD 72
4.4.4门阵列 72
4.4.5标准单元 72
4.4.6全定制LSI 73
4.5半定制LSI的设计方法 74
第5章 标准逻辑IC的功能与使用方法 77
5.1组合逻辑电路 77
5.1.1门电路 77
5.1.2门电路的应用举例 78
5.1.3特殊门电路 86
5.1.4开路漏极 90
5.1.5模拟开关 93
5.1.6总线缓冲器 96
5.1.7双向总线缓冲器 97
5.1.8总线缓冲器与总线的连接 99
5.1.9多路转换器/逆多路转换器/选择器 100
5.1.10在多变数1输出逻辑电路中的应用 100
5.1.11译码器/编码器 102
5.1.12使用译码器的CPU周边LSI的选择 104
5.2时序逻辑电路 105
5.2.1锁存器 105
5.2.2锁存器的应用举例 107
5.2.3总线数据的暂存记忆 108
5.3触发器 109
5.3.1触发器的动作 110
5.3.2触发器的应用举例 114
5.3.3总线的数据分配和保持电路 115
5.3.4计数器 116
5.3.5计数器的串级连接举例 119
5.3.6移位寄存器 121
5.3.7移位寄存器的应用举例 122
5.3.8单稳多谐振荡器 129
5.3.9单稳多谐振荡器的应用举例 133
第6章CMOS逻辑IC的特性 137
6.1 CMOS器件的接口 141
6.2 CMOS器件的标准接口 142
6.2.1 CMOS的输入输出特性 142
6.2.2 CMOS电平与TTL电平 144
6.2.3 CMOS电平的趋势 146
6.3接口的专门技术 147
6.3.1扇出端数 147
6.3.2三态输出与输出冲突 150
6.3.3上冲/下冲，反射，激振噪声 152
6.3.4线连“或”电路与从低电压向高电压的电平变换 155
6.4电压变换接口 155
6.4.1从高电压向低电压变换的接口 155
6.4.2输出的容忍功能 157
6.4.3从低电压向高电压变换的接口 159
6.4.4高→低/低→高双向电压变换接口 161
6.5冒险 162
6.5.1冒险引起的故障 163
6.5.2晶体管与CMOS逻辑的接口 166
6.5.3高速接口（单端与差动传送）概要 170
6.5.4单端 171
6.5.5差动传送（异动） 172
第7章CMOS器件的失效模式 175
7.1器件自身的失效 175
7.1.1早期失效 176
7.1.2偶然失效 176
7.1.3耗损失效 177
7.2失效模式 177
7.3外来因素引起的失效 177
7.3.1 ESD造成的损伤 178
7.3.2闩锁造成的损伤 182
第8章 器件模拟与传输模拟 191
8.1 SPICE与IBIS 191
8.1.1 SPICE 192
8.1.2 IBIS 193
8.1.3 IMIC 194
8.2 LSI设计流程 194
8.3基于SPICE的器件/电路模拟 195
8.3.1器件模拟 195
8.3.2电路模拟 197
8.3.3 SPICE模拟器的功能 198
8.4传输模拟 198
8.4.1数字信号的误解 199
8.4.2信号完整的基础——方波是危险的 200
8.4.3传输信号的高速化技巧 204
8.4.4传输线的等效电路 205
8.4.5基于IBIS的传输模拟 206
8.4.6 EMI的法规 212
参考文献 215