《Cadence Concept-HDL&Allegro原理图与电路板设计》PDF下载

  • 购买积分:14 如何计算积分?
  • 作  者:周润景,李琳编著
  • 出 版 社:北京:电子工业出版社
  • 出版年份:2012
  • ISBN:9787121149320
  • 页数:406 页
图书介绍:本书以Cadence SPB 16.3 PCB开发软件为平台,以具体电路为范例,详尽讲解基于Concept-HDL到Allegro电路板设计的全过程,包括项目管理、元器件原理图符号及元器件封装创建、原理图设计(Concept-HDL)、设计约束、PCB布局与布线的规则、CAM文件输出等电路板设计的全过程,对PCB板级设计有全面的参考和学习价值。

第1章 简介 1

1.1概述 1

1.2功能特点 1

1.3设计流程 3

1.4 Cadence Allegro SPB新功能介绍 4

1.5进入HDL设计界面 6

1.6 Allegro PCB Editor入门 9

第2章 项目相关设置 11

2.1新建设计项目 11

2.2设置打印属性 16

习题 17

第3章 进入设计和打包 18

3.1放置元件 18

3.2连接电路图 20

3.3打包(Packaging)简介 26

3.4添加电容器 29

3.5创建附加页 30

3.6其他指令的使用 32

3.7运行规则检验(Rules Checker) 34

3.8交叉标注(Cross Reference) 34

习题 36

第4章 层次图和组的设计 37

4.1创建层次图 37

4.2查看DAAMP设计 38

4.3团队设计(Team Design) 39

4.4 DATA设计的创建 43

4.5 ROOT设计的创建 45

4.6层次图的打包 46

4.7交叉标注和绘制层次图 51

4.8元件清单报告(Bill of Materials) 52

4.9运行电子规则检测 54

4.10创建网表报告 54

4.11多样性设计(Variant) 55

习题 61

第5章 设计规则的预设置 62

5.1电气规则设置 62

5.2差分对(Differential Pair) 65

5.3相对传输延迟 68

5.4网络类(Net Class) 69

5.5附加元件属性 70

习题 71

第6章 规则驱动布局 72

6.1加载网表 72

6.2元件的布局 72

6.3信号布线 76

6.4替换PCB编辑器的数据库 79

6.5反标(Back Annotation) 80

6.6 项目存档(Archiving a Project) 81

习题 82

第7章 工程变更 83

7.1复制原有项目 83

7.2修改原理图 84

7.3重新打包原理图 88

7.4同步设计 88

7.5编辑PCB布线 90

7.6使用PCB约束管理器 91

习题 93

第8章 设计重用 94

8.1调用己创建的工程 94

8.2案例研究:概述 101

8.3案例分析:相对传输延迟规则 101

8.4案例分析:差分对规则 103

8.5案例分析:约束范围 105

习题 106

第9章 PCB基础及用户界面 107

9.1 PCB基础知识 107

9.2 Allegro PCB编辑器向导 118

9.3 PCB编辑器用户界面的操作 120

9.4用脚本文件控制可视及颜色 126

9.5着色和使用查找过滤器 132

9.6显示元件指令的查找过滤器 135

习题 136

第10章 焊盘制作 137

10.1基本概念 137

10.2创建Flash Symbol 138

10.3创建焊盘过孔 140

10.4贴片焊盘的制作 148

习题 149

第11章 元件封装的制作 150

11.1封装符号基本类型 150

11.2利用向导制作DIP 16的封装 150

11.3手工制作DIP 14的封装 154

11.4手工制作SOIC 16封装 160

11.5边缘连接器(Edge Connector)制作 163

11.6分立元件(DISCRETE)封装的制作 169

习题 182

第12章 电路板的建立 183

12.1建立电路板机械符号 183

12.2创建主设计文件(.brd) 190

12.3从Design Entry HDL进入PCB Editor 195

12.4从Design Entry CIS进入PCB Editor 197

12.5从第三方导入网络表 198

习题 199

第13章 设定设计约束 200

13.1设置物理规则 200

13.2设置间距规则 202

13.3设置组间规则 203

13.4设置属性 205

13.5设置约束管理器 208

13.6在指定线路上布线 212

13.7设置扩展设计规则 214

13.8扩展设计规则的自动布线 216

习题 217

第14章 元件布局 218

14.1布局规划 219

14.2分配元件序号 221

14.3手工摆放元件 222

14.4快速摆放并复制电路 225

习题 231

第15章 高级布局 232

15.1交换 232

15.2基于ALT SYMBOL属性的高级布线 233

15.3按原理图页手动布局 235

15.4对DE CIS原理图手动布局 237

15.5使用PCB Router自动布局 239

习题 243

第16章 敷铜 244

16.1基本概念 244

16.2敷铜区域 246

16.3分割平面 249

16.4用添加多边形的方法分割平面 251

16.5分割复杂平面 258

16.6添加负平面Shape并进行负平面孤铜检查 259

习题 262

第17章 布线及优化 263

17.1布线的基本原则 263

17.2定义栅格 264

17.3添加和删除连接线与过孔 265

17.4自动布线的准备工作 269

17.5运行PCB Router 272

17.6检查未连接的引脚 273

17.7改善布线连接 274

17.8替换走线并使用Cut选项修改线路 275

17.9优化布线 277

17.10添加和删除泪滴 279

17.11移除动态焊盘 281

17.12自定义平滑布线 284

17.13交互式布线 285

17.14为线路更改颜色 291

17.15 查看分离电压引脚 292

17.16控制并编辑布线长度 294

17.17高速网络布线 298

习题 301

第18章 后处理 302

18.1重命名元件序号 302

18.2文字面调整 305

18.3回注(Backannotation) 308

习题 309

第19章 加工电路板前的准备工作 310

19.1创建丝印层 310

19.2建立报告 312

19.3建立Artwork文件 313

19.4浏览Gerber文件 317

19.5创建钻孔图 319

19.6建立钻孔文件 320

19.7输出底片文件 321

19.8建立结构图和装配图 323

19.9建立NC DRILL文件 324

19.10在CAM350中检查Gerber文件 325

习题 341

第20章 差分对 342

20.1设置差分对(Differential Pair) 342

20.2差分对布线 346

习题 352

第21章 添加测试点 353

21.1准备测试 353

21.2修改测试点 357

习题 361

第22章Allegro其他高级功能 362

22.1设置过孔的焊盘 362

22.2更新元件封装符号 364

22.3 Net和Xnet 365

22.4使用技术文件 365

22.5设计重用 369

22.6 DFA检查 374

22.7修改env文件 377

22.8数据库写保护 377

习题 379

附录A利用LP Wizard制作元器件封装 380

附录B参考原理图 401