第1章 绪论 1
1.1概述 1
1.1.1数字信号和数字电路 1
1.1.2数字电路的优点和分类 2
1.2数制和码制 4
1.2.1数制 4
1.2.2不同数制间的转换 5
1.2.3二进制代码 7
练习题 11
第2章 逻辑代数基础 12
2.1概述 12
2.2逻辑代数中的常用运算 13
2.2.1基本逻辑运算 13
2.2.2复合逻辑运算 15
2.3逻辑代数中的基本定律和常用公式 18
2.3.1逻辑代数中的基本定律 18
2.3.2逻辑代数中的常用公式 19
2.3.3逻辑代数中的三个基本规则 20
2.4逻辑函数及其表示方法 21
2.4.1逻辑函数的建立 21
2.4.2逻辑函数的表示方法 22
2.4.3逻辑函数的两种标准形式 25
2.5逻辑函数的公式化简法 27
2.5.1逻辑函数的最简表达式 28
2.5.2逻辑函数的公式化简法 28
2.6逻辑函数的卡诺图化简法 31
2.6.1卡诺图的构成 31
2.6.2逻辑函数的卡诺图表示法 31
2.6.3逻辑函数的卡诺图化简法 34
2.7逻辑函数化简与变换的Multisim 10仿真 39
2.7.1 Multisim 10主要功能及特点 40
2.7.2 Multisim 10安装 41
2.7.3 Multisim 10的基本操作 41
2.7.4逻辑函数化简与变换的Multisim仿真 45
练习题 50
第3章 集成逻辑门电路 59
3.1概述 59
3.2基本逻辑门电路 60
3.2.1二极管的开关特性 61
3.2.2三极管的开关特性 63
3.2.3 MOS管的开关特性 65
3.2.4分立元件门电路 66
3.2.5组合逻辑门电路 69
3.3 TTL集成逻辑门电路 72
3.3.1 TTL与非门 73
3.3.2其他功能的TTL门电路 81
3.3.3其他系列的TTL门电路 87
3.3.4 TTL数字集成电路的系列 89
3.3.5其他双极型集成逻辑门电路的特点 91
3.3.6 TTL集成逻辑门电路的使用注意事项 95
3.4 CMOS集成逻辑门电路 96
3.4.1 CMOS反相器 96
3.4.2其他功能的CMOS门电路 98
3.4.3高速CMOS门电路 105
3.4.4 CMOS数字集成电路的系列 105
3.4.5 CMOS数字集成电路使用注意事项 107
3.5 TTL电路与CMOS电路的接口 109
3.5.1 TTL电路驱动CMOS电路 110
3.5.2 CMOS门驱动TTL门 110
3.5.3 TTL和CMOS门电路带负载时的接口电路 111
3.6门电路逻辑功能测试及Multisim 10仿真 112
3.6.1与非门逻辑功能测试与仿真 112
3.6.2用与非门组成其他功能门电路 113
3.6.3 CMOS反相器功能仿真 116
练习题 117
第4章 组合逻辑电路 128
4.1概述 128
4.1.1组合逻辑电路的特点 128
4.1.2组合逻辑电路的逻辑功能描述 128
4.2组合逻辑电路的分析和设计 129
4.2.1组合逻辑电路的分析 129
4.2.2组合逻辑电路的设计 131
4.3加法器 136
4.3.1半加器和全加器 136
4.3.2多位加法器 138
4.4编码器 146
4.4.1二进制编码器 146
4.4.2二-十进制编码器 148
4.4.3优先编码器 151
4.5译码器和数据分配器 157
4.5.1二进制译码器 157
4.5.2二-十进制译码器 160
4.5.3显示译码器 164
4.5.4译码器的应用 167
4.5.5数据分配器 171
4.6数据选择器 173
4.6.1 4选1数据选择器 173
4.6.2 8选1数据选择器 174
4.6.3数据选择器的应用 175
4.7数值比较器 179
4.7.1 1位数值比较器 180
4.7.2多位数值比较器 180
4.8组合逻辑电路中的竞争与冒险 184
4.8.1产生竞争冒险的原因 185
4.8.2冒险的分类 186
4.8.3冒险现象的判别 187
4.8.4消险冒险现象的方法 189
4.9 Multisim 10在组合逻辑电路中的应用 192
4.9.1加法器仿真分析 192
4.9.2四人表决电路设计与分析 193
4.9.3编码器及译码器仿真分析 195
4.9.4竞争冒险电路仿真与分析 197
练习题 202
第5章 集成触发器 211
5.1概述 211
5.2基本RS触发器 212
5.2.1由与非门组成的基本RS触发器 212
5.2.2由或非门组成的基本RS触发器 214
5.3同步触发器 218
5.3.1同步RS触发器 218
5.3.2同步D触发器 220
5.3.3同步JK触发器 221
5.3.4同步触发器的空翻 223
5.4边沿触发器 223
5.4.1 TTL边沿JK触发器 223
5.4.2维持阻塞D触发器 225
5.4.3 T触发器和T′触发器 228
5.4.4 CMOS边沿触发器 229
5.5主从触发器 230
5.5.1主从RS触发器 230
5.5.2主从JK触发器 233
5.5.3主从JK触发器的一次翻转现象 235
5.6触发器的Multisim 10仿真 240
5.6.1 JK触发器仿真 241
5.6.2 D触发器仿真 242
5.6.3用JK触发器设计彩灯控制器 243
5.6.4触发器之间的相互转换 245
练习题 246
第6章 时序逻辑电路 254
6.1概述 254
6.1.1时序逻辑电路的特点与结构 254
6.1.2时序逻辑电路的分类 255
6.1.3时序逻辑电路功能的描述方法 256
6.2时序逻辑电路的分析 258
6.2.1同步时序逻辑电路的分析方法 258
6.2.2异步时序逻辑电路的分析方法 265
6.3寄存器和移位寄存器 270
6.3.1寄存器 270
6.3.2移位寄存器 273
6.3.3移位寄存器的应用 278
6.4计数器 282
6.4.1异步计数器 282
6.4.2同步计数器 286
6.4.3集成计数器 294
6.4.4利用计数器的级联获得大容量N进制计数器 297
6.5同步时序逻辑电路的设计 301
6.5.1同步时序逻辑电路的设计方法 301
6.5.2同步时序逻辑电路的设计举例 302
6.6时序逻辑电路的Multisim 10仿真与分析 308
6.6.1计数器电路仿真与分析 309
6.6.2智力竞赛八路抢答器设计与仿真分析 311
6.6.3分频器设计与仿真分析 313
6.6.4序列信号产生电路设计与仿真分析 316
6.6.5交通灯控制器设计与仿真分析 318
6.6.6数字钟设计与仿真分析 322
练习题 327
第7章 脉冲产生与整形 335
7.1概述 335
7.2施密特触发器 335
7.2.1用门电路组成的施密特触发器 336
7.2.2集成施密特触发器 339
7.2.3施密特触发器的应用 342
7.3单稳态触发器 344
7.3.1微分型单稳态触发器 344
7.3.2集成单稳态触发器 347
7.3.3单稳态触发器的应用 352
7.4多谐振荡器 354
7.4.1不对称多谐振荡器 354
7.4.2对称多谐振荡器 356
7.4.3石英晶体多谐振荡器 357
7.5 555定时器及其应用 358
7.5.1 555定时器的电路结构及其工作原理 359
7.5.2用555定时器组成施密特触发器 360
7.5.3用555定时器组成单稳态触发器 361
7.5.4用555定时器组成多谐振荡器 363
7.6 555定时电路的Multisim 10仿真与分析 365
7.6.1单稳态触发器的仿真 365
7.6.2时基振荡发生器的仿真 367
7.6.3占空比可调的脉冲波形发生器的仿真 368
7.6.4施密特触发器的仿真 370
7.6.5基于555定时器的音乐发生器的设计与仿真 372
练习题 374
第8章 数模和模数转换器 381
8.1概述 381
8.2 D/A转换器 382
8.2.1权电阻网络D/A转换器 382
8.2.2R-2R倒T型电阻网络D/A转换器 383
8.2.3权电流型D/A转换器 384
8.2.4 D/A转换器的主要参数 387
8.2.5集成D/A转换器AD7520介绍 388
8.3 A/D转换器 391
8.3.1 A/D转换的一般过程 391
8.3.2并联比较型A/D转换器 394
8.3.3逐次渐近型A/D转换器 396
8.3.4双积分型A/D转换器 398
8.3.5 A/D转换器的主要参数 401
8.4 A/D与D/A转换电路的Multisim 10仿真与分析 402
8.4.1 A/D转换电路的仿真 402
8.4.2 D/A转换电路的仿真 404
8.4.3 A/D与D/A转换电路的应用 409
练习题 415
第9章 半导体存储器 423
9.1概述 423
9.1.1半导体存储器的分类 423
9.1.2半导体存储器的主要技术指标 424
9.2只读存储器 425
9.2.1 ROM的电路结构 425
9.2.2固定ROM的工作原理 426
9.2.3可编程只读存储器 431
9.2.4可擦除可编程只读存储器 432
9.2.5 PROM的应用 436
9.3随机存取存储器 437
9.3.1 RAM的电路结构 437
9.3.2 RAM中的存储单元 440
9.3.3 RAM的扩展 443
练习题 446
第10章 可编程逻辑器件 454
10.1概述 454
10.2可编程逻辑器件的基本结构 455
10.2.1 PLD的基本结构 455
10.2.2 PLD器件的表示法 456
10.3可编程逻辑器件 457
10.3.1 PAL的基本结构 457
10.3.2 PAL的输出和反馈结构 458
10.4通用阵列逻辑 460
10.4.1 GAL的总体结构 460
10.4.2 GAL的输出宏单元 462
10.5现场可编程门阵列 463
10.5.1 FPGA的基本结构 463
10.5.2 FPGA的模块功能 464
10.5.3 FPGA的数据装载 467
10.6在系统可编程逻辑器件 467
10.6.1低密度在系统可编程逻辑器件 468
10.6.2高密度在系统可编程逻辑器件 469
练习题 473
参考文献 478