目 录 1
第一章双极型集成电路简介 1
1.1半导体集成电路技术简史 1
1.2半导体集成电路的种类 5
1.3双极型半导体集成电路的基本制造过程 7
1.3.1典型的双极型集成电路工艺 8
1.3.2双极型集成电路中元件的形成过程和元件的结构 11
1.4典型的集成NPN管举例 17
1.5集成电路的封装和热阻 22
1.5.1集成电路的封装 22
1.5.2集成电路的热阻 24
第二章双极型集成晶体管及其寄生效应 28
2.1理想的PN结二极管模型 28
2.2.1理想的四层结构晶体管 31
2.2理想本征晶体管的埃伯斯－莫尔模型 31
2.2.2四层结构晶体管的埃伯斯－莫尔模型 32
2.3集成晶体管的有源寄生效应 37
2 3.1 NPN管工作在正向工作区时 38
2.3.2 NPN管工作于截止区时 38
2.3.3 NPN管工作于反向工作区时 39
2.3.4 NPN管工作于饱和区时 40
2.3.5降低寄生PNP管影响的办法 41
2.4集成晶体管中的无源寄生效应 42
2.4.1集成晶体管中的寄生电阻 44
2.4.2集成晶体管中的寄生电容 53
2.5双极型集成晶体管的小信号模型及特征频率fT 66
2.6超βNPN晶体管 70
2.7集成电路中的PNP管 72
2.7.1横向PNP管 72
2.7 2衬底PNP管 83
2.7.3自由集电极纵向PNP管 87
2.8集成二极管 88
2.8.1一般集成二极管 88
2.8.2集成齐纳管及次表面齐纳管 89
2.9 肖特基势垒二极管（SBD）和SBD钳位晶体管（SCT） 92
2.9.1肖特基势垒二极管（SBD） 92
2.9.2 SBD和一般硅PN结二极管的差别 93
2.9.3 SBD钳位晶体管（SCT） 94
2.9.4 SBD和SBD钳位晶体管的等效电路 95
2.9.5 SBD钳位所带来的问题 98
2.9.6 SBD和SCT的设计 99
2.10集成JFET 101
2.10.1 JFET的伏安特性 101
2.10.2集成JFET的小信号等效电路 105
2.10.3集成JFET的设计 107
第三章集成电路中的无源元件 117
3.1基区扩散电阻器 117
3.1.1基区扩散电阻的结构和设计 118
3.1.2基区扩散电阻的公差 124
3.1.3扩散电阻的功耗限制 125
3.1.4扩散电阻的温度系数TCR 127
3.1.5基区扩散电阻的等效电路、频率特性及偏置效应 128
3.2其它常用集成电阻器 130
3.2.1发射区（磷）扩散电阻 130
3.2.2隐埋层电阻 133
3.2.3基区沟道电阻 133
3.2.4外延层电阻和外延层沟道电阻 135
3.2.5离子注入电阻 137
3.2.6薄膜电阻 138
3.3集成电容器 140
3.3.2 MOS电容器 141
3.4互连 144
3.4.1金属条互连 144
3.4.2交叉连线 148
第四章集成电路的版图设计 151
4.1集成电路设计的一般程序 151
4.3.3最小图形间距的估算 152
4.2掩模对准容差和最小图形尺寸 154
4.2.1掩模对准容差 154
4.2.2最小图形尺寸 156
4.3最小图形间距 156
4.3.1隐埋层扩散 158
4.3.2隔离扩散 160
4.4最小面积晶体管 168
4.5关于集成NPN管几个参数的设计考虑 170
4.5.1击穿电压 170
4.5.2电流增益和电流容量 173
4.6集成电路布线的一般规则 174
4.7其它隔离方法的集成晶体管结构 176
4.7.1其它PN结隔离 177
4.7.2全介质隔离 179
4.7.3 PN结介质混合隔离 181
第五章模拟集成电路中的基本单元电路 187
5.1单管放天级 188
5.1.1共射（CE）放大器 188
5.1.2射极跟随器 192
5.1.3带射极负反馈电阻的共射放大器 196
5.1.4共基（CB）放大器 200
5.2复合器件及双管放大级 205
5.2.1达林顿管和CC-CE级 206
5.2.2复合PNP管 211
5.2.3钳位式复合PNP管 213
5.2.4共射－共基（CE-CB）单元 215
5.2.5共集－共基（CC-CB）单元 218
5.3恒流源电路 221
5.3.1基本恒流源电路 221
5.3.2改进型的基本恒流源 223
5.3.3比例恒流源电路 225
5.3.4精密匹配电流镜 227
5.3.5小电流恒流源（Widlar恒流源）电路 230
5.3.6补偿恒流源（Wilson恒流源）电路 233
5.3 7 CE-CB恒流源 235
5.3.8 PNP管恒流源电路 236
5.3.9 JFET恒流源电路 237
5.4偏置电压源和基准电压源电路 238
5.4.1简单齐纳管电压源 240
5.4.2正向二极管串联电压源 241
5.4.3 VBE倍增电路 241
5.4.4小电压恒压源 243
5.4.5温度补偿齐纳管基准电压源 244
5.4.6三管能隙基准源 247
5.4.7复合式能隙基准源 251
5.4.8两管能隙基准源 252
5.5射耦对差分放大器 254
5.5.1小信号放大特性 255
5.5.2直流传输特性 262
5.5.3输入失调和失调的温度系数 267
5.5.4共模抑制比KCMR 273
5.6 JFET源耦对差分放大器 277
5.6.1小信号参数 278
5.6.2输入失调电压VIc 279
5.6.3失调电压温度系数αvIo 280
5.7有源负载放大级 281
5.8.1射极跟随器电平位移电路 284
5.8.2简单恒压源电平位移电路 285
5.8.3恒流源－电阻电平位移电路 287
5.8.4 PNP管电平位移电路 287
5.9输出级电路 288
5.9.1射极输出器输出级 289
5.9.2互补推挽输出级 292
5.9.3输出过流保护电路 296
5.10模拟乘法器 299
5.10.1射耦对简单乘法器——二象限乘法器 299
5.10.2双差分模拟乘法器 300
第六章运算放大器 309
6.1引言 309
6.2运算放大器的主要技术指标 310
6.2.1输入特性 311
6.2.2传输特性 312
6.2.4频率特性 313
6.2.3输出特性 313
6.2.5电源特性 316
6.3运算放大器的基本应用 316
6.3.1两条基本的近似假定 317
6.3.2反相放大器 318
6.3.3同相放大器和电压跟随器 319
6.3.4差分放大器和减法器 320
6.3.5加法器 322
6.3.6积分器和微分器 322
6.3.7.对数放大器和指数放大器 323
6.4实际运算放大器参数引起的计算误差 325
6.4.1 AvD、RID为有限值和存在IIB、IIo、VIo所引起的V0计算误差 325
6.4.2输出电阻Ro≠0，负载电阻RL≠∞的影响 328
6.4.3同相放大器的误差及共模抑制比为有限值的影响 329
6.5运放的输入级 330
6.5.1电阻负载射耦对差分输入级 332
6.5.2有源负载互补复合管差分输入级 333
6.5.3达林顿管差分输入级 338
6.5.4自举式输入级 342
6.5.5 FET源耦对差分输入级 346
6.6运算放大器的直流和低频增益 348
6.6.1增益 349
6.6.2热反馈对增益的影响 350
6.7运放的频率补偿 354
6.8运放的小信号频率响应 357
6.9运放的转换速率和全功率带宽 359
6.10运算放大器的分类 361
6.11通用集成运算放大器举例 364
6.11.1 709型通用运放电路简介 364
6.11.2741型通用运放电路分析 368
6.11.3 108型通用运放电路介绍 377
6.12.1内调平衡式高精度运放 378
6.12高精度运算放大器 378
5.8电平位移电路 384
6.12.2斩波稳零运算放大器 388
6.1 3.1运放频率特性参数间的关系 393
6.13高速运算放大器 393
6.13.2提高运放速度的措施 395
6.13.3典型高速运算放大器介绍 400
6.14其它特殊运算放大器 403
6.14.1 FET输入运算放大器 403
6.14.2低功耗运算放大器 406
6.14.3程控运算放大器 408
6.14.4跨导运算放大器 409
6.14.5电流型运算放大器 410
第七章集成稳压器 417
7.1集成稳压器的基本结构 417
7.2集成稳压器的主要参数 418
7.3集成稳压器的主要组成部分 420
7.3.1基准电压源 420
7.3.2误差放大器 421
7.3.3调整管 421
7.3.4取样电阻 424
7.3.5启动电路 424
7.3.6保护电路 427
7.4一般通用集成稳压器（W723） 431
7.5三端固定输出电压式集成稳压器（W7800） 436
3.3.1 PN结电容器 440
7.6三端输出电压可调式集成稳压器（W138） 441
7.7集成高精度电压基准源 445
第八章晶体管－晶体管逻辑（TTL）电路 450
8.1双极型逻辑电路的简单回顾 450
8.2一般TTL与非门电路 450
8.2.1四管单元与非门电路 453
8.2.2五管单元与非门电路 457
8.2.3六管单元STTL与非门电路 458
8.3低功耗肖特基TTL（LSTTL）电路 459
8.3.1电路的基本结构 460
8.3.2工作原理和直流工作点 461
8.3.3电压传输特性 466
8.3.4静态参数 468
8.3.5瞬态特性 474
8.4.1非门、与门、或门及或非门 485
8.4 LSTTL门电路的逻辑扩展 485
8.4.2异或门 487
8.4.3集电极开路（OC）门和三态（3S）门 489
8.5 ASTTL和ALSTTL电路 492
8.5.1 54/74系列ASTTL和ALSTTL电路 492
8.5.2第二代LSTTL门（LS 2TTL）电路 496
8.5.3 FAST系列三级结构基本门 496
8.6 LSTTL电路的温度特性 497
8.6.1 R、VF、βF的温度特性 497
8.6.2 LSTTL电路参数的温度特性 502
8.7 LSTTL电路的版图设计 503
8.7.1隔离区的划分和基本设计条件 504
8.7.2各单元的图形设计 505
8.8中、大规模集成电路中的简化逻辑门 512
8.8.1简化与非门 513
8.8.2单管逻辑门 514
8.8.3简化的LSTTL电路 520
8.9.1门阵列一般介绍 521
8.9 LSTTL门阵列 521
8.9.2 LSTTL门阵列内的基本门 523
8.10集成触发器 526
8.10.1前沿触发D触发器 527
8.10.2后沿触发集成J-K触发器 529
8.10.3简化集成触发器电路 531
第九章集成注入逻辑（I2L）电路 535
9.1 L2L电路的基本结构 535
9.2 I2L电路的工作原理 537
9.2.1当前级的输出为“1”态时 537
9.2.2当前级的输出为“0”态时 539
9.3 I2L电路分析 539
9.3.1 I2L电路能正常工作的必要条件 539
10.5 ECL电路的设计特点 539
9.3.2负载能力 541
9.3.3电压传输特性和抗干扰能力 542
9.3.4 I2L电路的功耗延迟积 543
9.4.1 I2L电路的基本逻辑单元 545
9.4 I2L电路的基本逻辑单元和逻辑组合 545
9.4.2线与非单元 546
9.5 I2L电路的工艺和版图设计 549
9.5.1常规I2L电路工艺类型 549
9.4.3并合晶体管与非门 549
9.5.2 I2L电路的版图设计 552
9.6改进的I2L电路 556
9.6.1离子注入I2L 556
9.6.2等平面隔离I2L 557
9.6.3自对准多晶硅工艺I2L 558
9.6.4肖特基晶体管逻辑（STL） 559
9 6.5集成肖特基逻辑（ISL） 560
9.6.6适合于VLSI的双极型数字电路 562
第十章发射极耦合逻辑（ECL）电路 565
10.1 ECL门电路的工作原理 566
10.1.1射极耦合电流开关 567
10.1.2射极输出器 568
10.1.3参考电压源和VoH、VoL、VBB的温度系数 569
10.2 ECL门电路的静态特性 571
10.2.1电压传输特性 571
10.2.2主要直流参数 573
10.3 ECL电路的瞬态特性 579
10.4 ECL电路的逻辑扩展 584
10.4.1输出端线或功能 585
10.4.2电流开关集电极点与功能 585
10.4.3串级门——电流导引法形成与／与非门 586
10.5.1晶体管的设计 589
10.5.2电阻设计 591
10.6全补偿ECL电路和EFL电路 593
10.6.1 F100K全补偿ECL电路 593
10.6.2射极功能逻辑（EFL）电路 596
附录一常用物理常数及一些单位换算 599
附录二300K下硅和二氧化硅、氮化硅的重要性质 600
附录三 半导体集成电路型号命名法 601
附录四布尔代数恒等式 603