第一部分 数字电路分析设计基础 1
1 绪论 1
1．1 数字电路、数字信号与数字系统 1
1．1．1 数字电路与数字信号 1
1．1．2 数字系统 1
1．2 数字电子技术的发展与应用 2
1．3 数字系统中的信息表征 3
1．3．1 数值信息的表示方法 3
1．3．2 非数值信息的表示方法 6
2．2．1 与运算 8
2．2 逻辑代数中的基本运算 8
2．1 概述 8
2 逻辑代数基础 8
2．2．2 或运算 9
2．2．3 非运算 10
2．2．4 复合逻辑运算 10
2．3 逻辑代数中的基本公式 11
2．4 逻辑代数中的基本定理 12
2．4．1 代入定理 12
2．4．2 对偶定理 12
2．4．3 山农定理 13
2．4．4 展开定理 13
2．5 逻辑函数及其表示方法 14
2．5．1 逻辑函数的表达式表示法 14
2．5．2 逻辑函数的真值表表示法 16
2．5．4 逻辑函数的卡诺图表示法 17
2．5．3 逻辑函数的逻辑图表示法 17
2．6 逻辑函数的化简 19
2．6．1 逻辑函数化简的意义及其最简形式 19
2．6．2 逻辑函数的公式化简法 20
2．6．3 逻辑函数的卡诺图化简法 22
2．6．4 任意项及其在逻辑函数化简中的应用 24
2．6．5 逻辑函数的列表化简法和Petrick算法 25
2．6．6 逻辑函数的机助化简 32
2．7 本章小结 36
3．1 概述 37
3．2 MOS门路 37
3 逻辑门电路 37
第二部分 组合逻辑电路 37
3．2．1 CMOS门电路 38
3．2．2 CMOS门电路的外特性 43
3．2．3 高速和超高速CMOS电路 50
3．3 双极型门电路 54
3．3．1 概述 54
3．3．2 LSTTL门电路 54
3．3．3 LSTTL门电路的外特性 57
3．3．4 其他TTL门电路 63
3．4 BiMOS电路 64
3．4．1 BiCMOS门电路 64
3．4．2 BiCOMS反相器的外特性 65
3．5 本章小结 68
4 组合逻辑电路的组成及其分析设计方法 69
4．1 组合逻辑电路的组成 69
4．2 组合逻辑电路的分析方法 69
4．3 组合逻辑电路的设计方法 71
4．4 组合逻辑电路中的险象 73
4．4．1 组合逻辑电路中的竞争与险象 73
4．4．2 组合逻辑电路中的险象判别方法 74
4．4．3 组合逻辑电路中的险象消除方法 75
5．1 编码器 76
5．1．1 二进制编码器 76
5 常用中大规模组合逻辑电路 76
5．1．2 BCD码编码器 80
5．2 译码器 81
5．2．1 二进制译码器 81
5．2．2 MSI BCD码译码器 84
5．2．3 显示译码器 85
5．3 数据选择器 88
5．3．1 工作原理和电路构成 88
5．3．2 MSI数据选择器 90
5．4 运算电路 92
5．4．1 数值比较器 92
5．4．2 加法器 93
5．4．4 算术逻辑单元(ALU) 96
5．4．3 乘法器 96
5．5 只读存储器(ROM) 97
5．5．1 固定ROM 97
5．5．2 可编程ROM、EPROM和E2PROM 98
5．6 MSI/LSI组合电路芯片的位扩展 100
5．6．1 编码器的位扩展 100
5．6．2 译码器的位扩展 102
5．6．3 数据选择器的位扩展 104
5．6．4 数值比较器的位扩展 105
5．6．5 ROM的字位扩展 107
5．7 用MSI/LSI标准电路芯片设计组合电路 108
5．8 本章小结 115
6．2 PLA(可编程逻辑阵列) 116
6 可编程组合逻辑器件 116
6．1 可编程逻辑器件概述 116
6．3 PAL 118
6．3．1 PAL的基本组成 118
6．3．2 PAL的输出结构 118
6．3．3 用PAL设计组合电路 121
6．4 用FPLA设计组合逻辑电路 122
第三部分 时序逻辑电路 125
7 触发器 125
7．1 RS触发器 125
7．1．1 基本触发器 125
7．1．2 同步RS触发器 127
7．1．3 主从RS触发器 129
7．1．4 用RS触发器组成其他功能的触发器 130
7．2 D触发器 132
7．2．1 维持阻塞D触发器 133
7．2．2 主从D触发器 134
7．3 JK触发器 136
7．3．1 主从JK触发器 136
7．3．2 边沿JK触发器 138
7．4 施密特触发器 139
7．4．1 用门电路构成的施密特触发器 139
7．4．2 施密特触发器的应用 140
7．5 单稳态触发器 142
7．5．1 用门电路构成的单稳态触发器 142
7．5．2 集成单稳态触发器 143
7．5．3 单稳态触发器的应用 144
7．6 555定时器 146
7．6．1 用555定时器构成施密特触发器 146
7．6．2 用555定时器构成单稳态触发器 147
7．6．3 用555定时器构成无稳态电路 148
7．7 本章小结 149
8 常用MSI/LSI8时序逻辑电路 151
9．1 时序逻辑电路的组成及功能描述方法 151
8．2 寄存器和移位寄存器 152
8．2．1 寄存器 152
8．2．2 移位寄存器 152
9．2．3 移位寄存器的应用 156
8．3．2 触发器及时钟电路 157
8．3 计数器 157
8．3．1 计数器功能及其组成 157
8．3．3 进位链接及输出电路 159
8．3．4 借位链接及输出电路 161
8．3．5 顶置数和清零电路 163
8．3．6 MSI计数器电路 164
8．4 可读/写存储器 168
8．4．1 随机读/写存储器(RAM) 168
8．4．2 顺序存取存储器(SAM) 171
9 时序逻辑电路的分析与综合 173
9．1 时序逻辑电路的分析 173
9．2．1 穆尔(Moore)型时序电路设计 176
9．2 用SSI电路芯片设计时序电路 176
9．2．2 米里(Mealy)型时序电路设计 181
9．3 用MSI/LSI电路芯片设计时序电路 183
9．3．1 任意进制计数/分频器的设计 183
9．3．2 信号发生器的设计 185
9．3．3 其他常用时序电路设计举例 190
10 可编程时序逻辑器件 194
10．1 寄存可编程逻辑阵列(RPLA) 194
10．1．1 RPLA的组成 194
10．1．2 FPLS 195
10．1．3 RPAL 197
10．2 通用阵列逻辑(GAL) 200
10．2．1 GAL的电路组成 200
10．2．2 OLMC 203
10．2．3 GAL器件应用举例及使用注意事项 205
10．2．4 ispGAL 208
10．3 FPGA 210
10．3．1 概述 210
10．3．2 FPGA的结构组成 211
10．4 用PLD器件设计时序电路及PLD器件的选用 215
10．4．1 用PLD器件设计时序电路 215
10．4．2 PLD器件的选用 215
10．5 本章小结 216
11．1．1 权电流型DAC 217
11．1 基本DAC电路 217
11 D/A转换电路 217
第四部分 数-模和模-数转换电路 217
11．1．2 倒T型R-2R网络DAC 218
11．2 常用DAC芯片及其应用举例 219
11．3 DAC的主要性能参数及芯片选用方法 221
11．3．1 主要性能参数 221
11．3．2 集成DAC芯片的选用 222
12 A/D转换电路 223
12．1 A/D转换的基本概念 223
12．2 基本ADC电路 224
12．2．1 逐次逼近型ADC 224
12．2．2 双积分型ADC 225
12．3 常用ADC芯片及其典型应用举例 227
12．4 ADC的主要性能参数及芯片选用 230
13 数字电路CAD 233
13．1 数字电路CAD设计流程 233
第五部分 逻辑电路的机助设计 233
13．2 数字电路的建模 234
13．2．1 行为模型 234
13．2．2 结构模型 236
13．2．3 混合模型 238
13．3 设计综合 239
13．3．1 设计综合 239
13．3．2 电路图生成 240
13．4．1 测试输入选择及表征 242
13．4．2 元件延迟模型 242
13．4 设计仿真 242
13．5 模块系统CAD 244
13．6 时序电路CAD 245
13．6．1 设计综合 245
13．6．2 分析验证 248
13．7 PLD电路CAD 248
13．7．1 常用PLD电路CAD工具 248
13．7．2 PLD电路CAD设计过程 248
13．7．3 数字电路的PDL表征 249
13．7．4 PLD电路CAD设计举例 252
13．8 本章小结 253
第六部分 基础练习题与思考题 255
参考文献 284