第一章 绪言 1
1.1 集成电路技术的进展和影响 1
目录 1
1.2 元件制造 10
1.3 IC优于分立元件之处 24
第二章 制造和成本分析 29
2.1 IC组件的制造 29
2.2 成品率 44
2.3 成本分析 51
2.4 关于制造工艺的进一步讨论 60
2.5 IC逻辑系列和逻辑设计方法的选择 68
习题 71
3.1 双极型晶体管 74
第三章 双极型逻辑系列的逻辑设计和掩模设计 74
3.2 TTL（晶体管－晶体管逻辑） 80
3.3 双极型晶体管电路的版图设计 103
习题 112
3.4 ECL（发射极耦合逻辑） 116
习题 137
3.5 其他双极逻辑系列 139
习题 155
3.6 本章小结 158
第四章 MOS逻辑系列的逻辑设计和掩膜设计 160
4.1 MOSFET（金属－氧化物－半导体场效应晶体管） 160
4.2 MOS网络的逻辑设计 174
4.3 电子电路设计中的一些问题 187
4.4 或非和与非门混合的MOS网络的逻辑设计 196
4.5 非规范的有用MOS网络例 200
习题 203
4.6 静态MOS电路的版图设计 204
4.7 芯片设计的全过程 215
习题 224
4.8 动态MOS网络 227
习题 241
4.9 CMOS（互补MOS） 242
4.10 其他MOS工艺 270
习题 274
4.11 本章小结 276
5.1 各种逻辑系列的比较 278
第五章 逻辑系的比较和工艺发展动向 278
5.2 兼容性 284
5.3 各电路系列的集成度 284
5.4 工艺发展动向 287
习题 297
第六章 存贮器 298
6.1 半导体存贮器的特点 298
6.2 RAM（随机存取存贮器） 300
6.3 用RAM代替逻辑网络 310
6.4 掩模编程ROM 313
6.5 PROM（可编程序的只读存贮器） 318
6.6 可清除ROM 320
6.7 半导体存贮器的比较 323
6.8 其他类型的存贮器 327
6.9 所有存贮器的比较 330
7.1 在逻辑设计中使用ROM的动力 335
第七章 在逻辑设计和任务实施算法中的ROM 335
7.2 波形和字符发生器 338
7.3 组合逻辑网络 342
7.4 时序逻辑网络 353
7.5 代码转换 353
习题 369
7.6 用于计算的ROM 370
7.6.1 加法 371
7.6.2 乘法 372
7.6.3 平方根 373
7.6.4 三角函数 378
7.7 PLA（可编程序逻辑阵列）及其变形 381
7.6.5 其他函数 381
7.6.6 关于ROM网络的最终评论 381
7.8 现场编程阵列逻辑（FPAL） 402
7.9 多级门阵列（MGA） 404
7.10 存贮器在计算机中的应用 408
7.11 本章小结 411
习题 413
第八章 计算机辅助设计（CAD） 416
8.1 系统说明、功能设计和逻辑设计 416
8.2 逻辑模拟 417
8.3 网络划分和芯片设计 418
8.4 电子电路的模拟和分析 418
8.5 布局 421
8.6 设计的检验与测试 424
8.7 CAD程序的一些问题 425
8.8 CAD数据库系统和CAM 427
8.9 有关CAD的参考文献 429
习题 429
第九章 全专用和半专用电路设计方法 430
9.1 不同的设计动机 430
9.2 用分立元件和现有组件的设计 435
9.3 全专用电路设计方法 437
9.4 半专用电路设计方法 442
9.4.1 门阵列 442
9.4.2 单元库设计方法 472
9.4.3 其他设计方法 475
9.5.1 通用组件设计方法 480
9.5 不同设计方法的比较 480
9.5.2 专用组件设计方法 481
9.6 微型计算机 488
9.6.1 特性和应用 488
9.6.2 先进的或特殊的微型计算机 505
9.6.3 微处理机和微型计算机的设计 506
9.7 各种设计方法的比较 514
习题 519
第十章 系统设计及未来的若干问题 523
10.1 系统设计中的一些问题 523
10.2 硬件和软件的权衡考虑 526
10.3 未来的一些问题 535
附录 用数目最少的非门设计网络的方法4.2 .1的理论基础 543
参考文献 548