目录 1
1．绪论 1
1.1集成电路的发展和意义 1
1.2超大规模集成电路的优点 3
1.2.1降低生产成本 3
1.2.2提高工作速度 3
1.2.3降低功耗 4
1.2.4简化逻辑电子线路 4
1.2.5优越的可靠性 4
1.2.6体积小重量轻 4
1.2.7缩短电子产品的设计和组装周期 4
1.3集成电路工艺分类 5
1.4集成电路的规模 6
1.5ASIC技术的发展 7
参考文献 8
2．MOS器件和电路 9
2.1MOS晶体管 9
2.1.1增强型nMOS晶体管的基本工作原理 10
2.1.2nMOS晶体管的伏安特性 12
2.1.3阈值电压 14
2.1.4pMOS晶体管 15
2.1.5MOS晶体管的工作速度 15
2.2nMOS基本电路 16
2.2.1nMOS反相器 16
2.2.2超驱动器 20
2.2.3传输门 21
2.2.4传输门后的反相器设计 22
2.3CMOS基本电路 24
2.3.1MOS开关 24
2.3.2MOS开关的组合逻辑 25
2.3.3CMOS反相器 26
2.3.4CMOS组合逻辑门电路 29
2.3.5CMOS多路开关 31
3．集成电路的制造 32
3.1概述 32
3.2集成电路制造的基本工艺 32
3.2.1掺杂工艺 32
3.2.2氧化工艺 35
3.2.4光刻工艺 36
3.2.3淀积工艺 36
3.2.5清洗技术 38
3.2.6纯化技术 39
3.3nMOS集成电路加工过程 39
3.4CMOS加工过程 41
3.4.1p阱CMOS工艺 41
3.4.2n阱CMOS工艺 43
3.4.3CMOS工艺中的衬底接触 44
3.5成品率 44
3.6集成电路经济分析 45
参考文献 48
4.1电阻估算 49
4.1.1方块电阻Rs 49
4．MOS电路基本特性和性能分析 49
4.1.2非矩形导体电阻计算 50
4.1.3MOS管沟道电阻计算 51
4.2MOS器件的电容 51
4.2.1导电层的面电容（AreaCapacitance） 51
4.2.2互连线电容 54
4.3延迟时间τ 55
4.4反相器延迟 56
4.4.1nMOS反相器延迟 56
4.4.2CMOS反相器延迟 56
4.5多晶硅长线的影响 58
4.6导电层的选用 59
4.7大电容负载的驱动 60
4.10.1闩锁效应的起因 61
4.8噪声容限 62
4.9电源功耗 63
4.10体硅CMOS的可控硅闩锁效应 64
4.10.2闩锁效应的控制 66
4.11CMOS和nMOS的比较 67
4.12MOS电路的按比例缩小原理 69
4.12.1按比例缩小的CE理论 69
4.12.2按比例缩小CE理论的局限性 71
参考文献 74
5．MOS电路设计过程 76
5.1MOS电路掩模层的表示方法 76
5.2条形图 77
5.2.1nMOS设计 78
5.2.2CMOS设计 79
5.3设计规则 80
5.3.1基于λ的设计规则 81
5.3.2双层金属MOS工艺规则 83
5.3.3基于λ的CMOS工艺设计规则 84
5.4条形图到版图的转换 86
5.5电源（VDD）和（Vss）地线的电流限制 87
5.6简单MOS电路版图布局 87
5.6.1反相器版图 87
5.6.2二输入与非门布局图 91
5.6.3二输入或非门版图 92
5.6.4传输门版图设计 94
5.6.5CMOS逻辑门电路的版图设计 95
5.6.6布线策略 97
5.7局部版图设计应注意的若干问题 97
参考文献 100
6．电路设计及优化 101
6.1CMOS逻辑结构 101
6.1.1全互补型静态CMOS逻辑 101
6.1.2伪nMOS逻辑 102
6.1.3动态CMOS逻辑 104
6.1.4时钟CMOS逻辑 106
6.1.5多米诺CMOS逻辑 107
6.1.6级联电压开关逻辑 108
6.1.7CMOS逻辑结构比较 110
6.2.1总线的预充电 111
6.2时钟策略 111
6.2.2nMOS动态电路 112
6.2.3CMOS伪二相时钟电路 114
6.2.4CMOS二相时钟电路 119
6.3压焊块输入输出电路（I/OPad）结构 123
6.3.1输出压焊块（outputpad）电路结构 125
6.3.2输入压焊块（inputpad）电路结构 125
6.3.3三态和双向压焊块电路结构 128
6.4设计优化 129
6.4.1逻辑门电路的优化 129
6.4.2晶体管的串、并联影响 130
6.4.3体效应（bodyeffect） 132
6.4.4源—漏电容 134
6.4.5电荷再分配问题 135
6.5版图设计的优化 136
参考文献 140
7．设计方法学和设计风格 141
7.1VLSI系统设计策略 141
7.2设计风格 142
7.2.1概述 142
7.2.2三种设计风格的比较 143
7.3门阵列 144
7.4标准单元 147
7.5手工布图设计法 149
7.6符号布图设计法 149
7.6.2栅阵列布图方式 150
7.6.1固定网格符号布图法 150
7.7可编程逻辑阵列——PLA设计方式 153
7.7.1PLA基本结构 153
7.7.2nMOSPLA电路结构 154
7.7.3CMOSPLA电路结构 156
7.7.4PLA的化简优化 157
7.8可编程阵列逻辑——PAL 160
7.8.1PAL的基本结构 160
7.8.2PAL的逻辑电路结构 163
7.8.3PAL的设计编程 165
参考文献 166
8.1概述 168
8．超大规模集成电路计算机辅助设计工具与环境 168
8.2VLSI设计工具包 169
8.3VLSI设计环境 170
8.4一个VLSICAD系统实例 171
8.4.1CAD系统概述 172
8.4.2CAD系统功能介绍 173
8.5集成电路通用分析程序——SPICE 176
8.5.1SPICE的功能 176
8.5.2SPICE中的MOSFET模型 177
8.5.3SPICE运用实例 179
8.6CIF语言 185
8.6.1CIF的用途 185
8.6.2CIF基本命令 186
8.6.3CIF应用实例 189
参考文献 191
9．Magic—交互式VLSI版图编辑系统 193
9.1概述 193
9.2Magic的新特性 193
9.2.1设计规则检查 193
9.2.2自动布线 194
9.2.3推犁功能 195
9.2.4电路提取 196
9.2.5良好的用户界面 197
9.2.6工艺独立 197
9.3Magic的数据结构与设计方式 198
9.3.1Magic的数据结构 199
9.3.2版图的逻辑掩模层表示法 200
9.4Magic的操作命令 201
9.4.1基本着色和选择命令组 202
9.4.2高级着色命令组 206
9.4.3层次式单元操作命令组 209
9.4.4多窗口显示命令组 212
9.4.5设计规则检查命令组 214
9.4.6连网连线命令组 215
9.4.7电路提取命令组 221
9.4.8CIF和Calma格式转换命令 224
参考文献 226
10．实例研究 227
10.1加法器 227
10.1.1组合逻辑加法器 227
10.1.2传输门加法器 230
10.1.3先行进位加法器 231
10.2二进制计数器 235
10.3乘法器 236
10.3.1阵列式乘法器 236
10.3.2流水线乘法器 238
10.4除法器 242
10.5四位二进制数比较器 244
参考文献 247
11．VLSI的新发展 248
11.1砷化镓（GaAs）VLSI工艺 248
11.1.1新一代半导体材料的崛起 248
11.1.2GaAs器件 250
11.1.3GaAs电路设计方法 255
11.1.4GaAsMESFET微米设计规则 257
11.1.5GaAs器件模型和性能分析 259
11.1.6GaAs逻辑电路形式 262
11.2集成电路制造工艺的发展 264
11.2.1立体结构 264
11.2.2绝缘衬底上的硅技术（SOI） 267
11.2.3壕沟隔离（trenchisocation） 269
11.3系统集成和整片集成 270
11.3.1系统集成 270
11.3.2超高速集成电路计划 271
11.3.3硅的整片集成（WSI：WaferScaleIntegration） 272
参考文献 273
附录 275