第1章引言 1
1.1微电子材料分类 1
1.1.1导本 1
目录 1
1.1.2绝缘体 3
1.1.3半导体 5
1.3混合电路的定义和特性 7
1.3.1类型和特性 7
1.2工艺分类 7
1.3.2与印刷电路板比较 8
1.3.3与单片集成电路比较 12
1.3.4与多芯片模块的比较 13
1.4应用 14
1.4.1商业上的应用 15
1.4.2军事上和空间上的应用 17
1.4.3功率电路的应用 18
参考文献 22
2.2.1表面粗糙度（光洁度） 23
2.2表面特性 23
2.1 功能 23
第2章基片 23
2.2.2翘度 25
2.2.3颗粒的粒度 25
2.3氧化铝基片 26
2.3.1氧化铝等级 27
2.3.2厚膜用的氧化铝基片 27
2.3.3薄膜用的氧化铝基片 29
2.3.4共烧陶瓷带基片 33
2.4氧化铍基片 33
2.5氮化铝基片 36
2.6金属矩阵复合物 39
2.7陶瓷基片的制造 41
2.8上釉的金属基片 42
2.9质量保证和测试方法 43
参考文献 44
第3章薄膜工艺 46
3.1淀积工艺 46
3.1.1蒸发淀积 46
3.1.2直流（DC）溅射 47
3.1.3射频（RF）溅射 49
3.1.4反应溅射 50
3.1.5蒸发和溅射工艺的比较 51
3.2薄膜电阻器工艺 52
3.2.1薄膜电阻器 52
3.2.2镍铬工艺 53
3.2.3镍铬电阻器的特性 55
3.2.4氮化钽工艺 57
3.2.5氮化钽电阻器的性能 59
3.2.6陶瓷金属薄膜电阻器 60
3.3光刻材料和工艺 61
3.3.1负性光刻胶的化学反应 63
3.3.2正性光刻胶的化学反应 64
3.3.3工艺 66
3.4腐蚀材料和工艺 67
3.4.1金膜的化学腐蚀 68
3.4.2镍和镍铬膜的化学刻蚀 68
3.4.3于法刻蚀 69
3.5薄膜微桥跨接电路 70
参考文献 71
4.1制造工艺 73
4.1.1丝网印刷 73
第4章厚膜工艺 73
4.1.2干燥 75
4.1.3烧成 76
4.1.4多层厚膜工艺 76
4.1.5多层共烧陶瓷带工艺 79
4.1.6高温共烧陶瓷（HTCC） 81
4.1.7低温共烧陶瓷（LTCC） 84
4.2直接描入 87
4.2.1细线厚膜工艺 87
4.3各种浆料 89
4.3.2导体浆料 90
4.3.1类型和比较 90
4.3.3电阻浆料 97
4.3.4介质浆料 100
4.3.5厚膜电容器 102
4.4非贵金属厚膜 104
4.4.1铜厚膜工艺 105
4.4.2铜厚膜导体的性能 106
4.4.3氮气烧成介质的工艺 109
4.4.4氮气烧成电阻器的工艺 110
4.5.1PTF导体 111
4.5聚合物厚膜 111
4.5.2 PTF电阻器 113
4.5.3 PTF介质 114
参考文献 114
第5章电阻器的调整 118
5.1激光调阻 118
5.2喷砂调阻 125
5.3电阻器的探针测量技术 125
5.3.1探针卡 125
5.3.2两探针 126
5.3.3四探针 127
5.3.4数字电压表（DVM） 127
5.4电阻微调的类型 127
5.4.1直线切割 127
5.4.2双线切割 127
5.4 3 L形切割 128
5.4.4扫描切割 128
5.4.5蛇形切割 128
5.4.6数字切割 128
参考文献 129
5.5特殊要求 129
第6章部件选择 130
6.1一般性考虑 130
6.2封装 130
6.2.1封装类型 131
6.2.2功率封装 135
6.2.3环氧密封封装 135
6.2.4塑料封装 135
6.2.6封装试验 136
6.2.5球栅阵列（BGA）封装 136
6.3有源器件 139
6.3.1钝化 139
6.3.2金属化 139
6.3.3晶体管 140
6.3.4二极管 141
6.3.5线性集成电路 141
6.3.6数字集成电路 142
6.4无源元件 143
6.4.1电容器 143
6.4.2电阻器 146
6.4.3电感器 148
6.4.4采购 149
参考文献 150
第7章组装工艺 151
7.1引言 151
7.2芯片和基片的贴装 152
7.2.1类型和功能 152
7.2.2粘结剂贴装 153
7.2.3冶金贴装 160
7.2.4银玻璃粘结剂 162
7.3.1线焊 164
7.3互连 164
7.3.2自动焊接 172
7.3.3倒装芯片互连 179
7.4清洗 182
7.4.1污物和它们的来源 182
7.4.2溶剂 183
7.4.3清洗工艺过程 185
7.5使颗粒不能移动的涂覆 192
7.5.1巴利宁（Parylene）涂覆 193
7.5.2可用溶剂溶解的涂覆 197
7 5.3颗粒吸收剂 198
7.6真空焙烤和密封 198
7.6.1真空焙烤 198
7.6.2密封 200
7.6.3冶金密封 200
参考文献 209
第8章试验 214
8.1 电测 214
8.1.1芯片电测 214
8.1.2混合电路电测 216
8.2 目检 220
8.3非破坏性筛选试验 221
8.3.1热／机械试验 221
8.3.2老炼试验 223
8.3.3颗粒-碰撞-噪声检测（PIND）试验 227
8.3.4红外（IR）成像 228
8.3.5声显微镜技术 230
8.4破坏性筛选试验 232
8.4.1破坏性物理分析（DPA） 232
8.4.2封装环境的水汽和气体分析 232
参考文献 234
第9章操作和净化间 236
9.1混合电路和元件的操作 236
9.1.1工具清洁度 236
9.1.2储存 238
9.1.3净化间 238
9.2静电放电 242
9.2.1电荷产生 242
9.2.2器件的静电敏感性 243
9.2.3静电损坏 244
9.2.4静电损坏（ESD）的防护 245
参考文献 248
第10章设计指南 249
10.1混合微电路设计传递文件 249
10.2影响混合电路设计的系统要求 252
10.2.1划分 252
10.2.2输入／输出引脚 252
10.2.3元件密度 253
10.2.4功耗 253
10.2.5机械界面／封装要求 253
10.3材料和工艺的选择 254
10.5混合电路设计过程 255
10.4.3首选部件表 255
10.4质量保证条款 255
10.4.1质量工程／质量保证要求 255
10.4.2筛选试验 255
10.5.1设计和布图 256
10.5.2计算机辅助设计（CAD） 256
10.5.3原图 257
10.5.4设计评审 258
10.5.5工程模型设计的确认 262
10.5.6修改和重新设计 262
10.6.1容性寄生参数 263
10.6基片寄生参数 263
10.6.2关于极间电容的结论 265
10.6.3计算电容量的计算机程序 265
10.6.4感性寄生参数 268
10.6.5关于寄生电感的结论 272
10.7热方面的考虑 272
10.7.1传导 272
10.7.2对流 272
10.7.4电路设计中热标准 273
10.7.3辐射 273
10.7.5热分析计算机程序 278
10.7.6热试验 278
10.8厚膜和薄膜混合电路通用的布图指南 279
10.8.1初步的物理布图 279
10.8.2估计基片面积 279
10.8.3最后物理布图 280
10.8.4方便组装的辅助标记 280
10.8.5器件的放置 280
10.8.6线焊指南 281
10.8.7首选工艺和材料 283
10.9高性能的混合电路和MCM的封装设计指南 284
10.9.1总原则 284
10.9.2信号线 285
10.9.3电源和接地 285
10.9.4基片和导体材料 285
10.10方程式 286
10.11交叉干扰 286
10.12信号线电容 286
10.16厚膜材料和工艺说明 287
10.15典型的材料厚度 287
10.14微带传输延迟 287
10.13信号线电感 287
10.16.1厚膜基片 288
10.16.2厚膜导体材料 289
10.16.3厚膜电阻器 290
10.16.4包封釉设计指南 290
10.16.5加焊锡 293
10.16.6厚膜介质 293
10.17厚膜设计指南 293
10.17.1原图和图纸的要求 293
10.17.3导体图案的一般考虑 296
10.17.2多层电路基片的成品率 296
10.17.4通孔——穿过多层介质的导体连接 298
10.17.5线焊和芯片贴装的焊盘 299
10.17.6厚膜电阻器设计指南 303
10.18薄膜电路设计指南 308
10.18.1标准做法 308
10.18.2设计限值 309
参考文献 312
11.1文件 314
第11章文件和技术规范 314
11.2军方和政府颁发的技术规范 315
11.2.1 MIL-M-38510——微电路的总要求 316
11.2.2 MIL-H-38534——混合微电路的总技术规范 316
11.2.3 MIL-STD-883——微电路的试验方法和程序 316
11.2.4 MIL-PRF-38534——性能技术规范，混合微电路总技术规范 319
11.2.5在MIL-PRF-38534下确定选择项 319
11.2.7 MIL-STD-1772的撤消 326
参考文献 326
1 1.2.6 MIL-STD-1772——关于混合微电路设备和生产线认证的要求 326
第12章失效分析 327
12.1混合电路失效的类型和原因 327
12.1.1器件失效 327
12.1.2互连失效 329
12.1.3基片失效 329
12.1.4封装失效 329
12.1.5沾污 330
12.2.4物理分析 333
12.2.3热学分析 333
12.2.1电学分析 333
12.2失效分析方法 333
12.2.2化学分析 333
12.3分析技术 335
12.3.1 AES——奥格（Auger）电子分光显微镜 335
12.3.2 ESCA——化学分析用的电子波谱学 336
12.3.3 SIMS——二次离子质谱测定法 336
12.3.4 SEM——扫描电子显微镜 336
12.3.5 EDX——能量分散X射线分析 336
12.3.9 EBIC——电子束感应电流 337
12.3.11 SLAM和CSAM 337
12.3.10红外 337
12.3.6 WDX——波长分散X射线分析 337
12.3.8 LIMS——激光离子化质谱测定法 337
12.3.7 RBS 卢瑟福背向散射光谱测定法 337
12.4混合电路失效的原因 338
12.4.1锡须 338
12.4.6焊线倒塌 339
12.4.5芯片裂纹／断裂 339
12.4.7封装壳电镀 339
12.4.4剩余焊剂 339
12.4.3颗粒 339
12.4.2金属划痕 339
12.4.8封装壳变色 340
12.4.9镍离子沾污 340
12.5混合电路失效的案例 340
12.5.1铝线接合的腐蚀 341
12.5.2镍铬电阻的腐蚀 342
12.5.3可伐的应力侵蚀 342
12.5.4线焊中的金属间化合物 343
12.5.5芯片上焊接表面的氧化 346
12.5.6松动颗粒短路 347
12.5.7线焊短路——案例1 348
12.5.8线焊短路——案例2 349
12.5.9不牢固的线焊——案例1 350
12.5.10不牢固的线焊——案例2 351
12.5.11线焊开路 352
参考文献 353
第13章多芯片模块：混合微电路的新品种 355
13.1应用 356
13.2.2“芯片在后”与“芯片在先”的设计 360
13.2.1 MCM-D 360
13.2互连基片设计和制造方法 360
13.2.3 MCM-C 362
13.2.4 MCM-L 363
13.2.5 MCM技术的组合 363
13.3.1塑料包封／滴封 363
13.3组装方法 364
13.4测试和可测试性 365
13.4.1分级测试方法 366
13.4.2考虑到测试的设计 366
13.4.3边界扫描 367
13.4.5 已知好芯片（KGD） 368
13.4.4内建自测（BIST） 368
13.4.6多芯片模块测试装置 369
13.5问题 371
13.5.1成本 371
13.5.2热管理 371
13.5.3氮化铝 372
13.5.4 CVD金刚石 374
13.5.5金属矩阵复合物 375
13.5.6返工和返修 376
参考文献 377