第1章 Multisim电路设计与仿真 1
1.1 Multisim介绍与操作 1
1.1.1 Multisim基本工作界面的介绍 1
1.1.2 Multisim基本操作简介 5
1.2 Multisim仪器（Instruments）仪表的介绍 6
1.2.1 数字多用表（Multimeter） 7
1.2.2 函数信号发生器（Function Generator） 8
1.2.3 瓦特计（Wattmeter） 9
1.2.4 示波器（Oscilloscope） 10
1.2.5 波特仪（Bode Plotter） 11
1.2.6 信号发生器（Word Generator） 13
1.2.7 逻辑分析仪（Logic Analyzer） 14
1.2.8 逻辑转换器（Logic Converter） 15
1.3 Multisim常用分析方法及操作 16
1.3.1 直流工作点分析（DC Operating Point Analysis） 17
1.3.2 交流频率分析（AC Analysis） 19
1.3.3 瞬态分析（Transient Analysis） 20
1.3.4 傅立叶分析（Fourier Analysis） 21
1.3.5 噪声分析（Noise Analysis） 23
1.3.6 失真分析（Distortion Analysis） 25
1.3.7 直流扫描分析（DC Sweep Analysis） 26
1.3.8 灵敏度分析（Sensitivity Analysis） 27
1.4 Multisim的后处理器 28
第2章 PSpice电路仿真软件 30
2.1 引言 30
2.1.1 PSpice的发展 30
2.1.2 PSpice的基本组成 31
2.2 第一个PSpice范例 32
2.2.1 网单文件分析过程 32
2.2.2 电路图分析过程 36
2.3 电路图编辑器Schematics 39
2.3.1 电路图的绘制 39
2.3.2 电路图的编辑修改 40
2.3.3 电路元素属性参数的编辑修改 41
2.3.4 输出标识 41
2.3.5 电路图在屏幕上的显示 43
2.4 电路分析功能 44
2.4.1 直流分析 44
2.4.2 交流分析 47
2.4.3 瞬态分析 50
2.4.4 参数扫描分析（.step） 52
2.4.5 蒙特卡罗／最坏情况分析 54
2.4.6 温度特性分析 54
3.1.1 Protel 99SE的主要特点与功能 55
第3章 EDA系统电路设计技术 55
3.1 Protel电路设计介绍 55
3.1.2 Protel 99 SE的安装与运行 57
3.2 Protel电路设计快速入门 60
3.2.1 初学者实践 60
3.2.2 原理图设计系统 60
3.2.3 元件库的创建与管理 68
3.2.4 印制电路板（PCB）设计系统 72
3.2.5 PCB库的创建与管理 80
3.3 Protel电路设计技巧 81
3.3.1 PCB设计的基本概念 81
3.3.2 PCB设计的一般原则 83
3.3.3 PCB设计的基本技巧 86
3.3.4 高速PCB设计 94
3.3.5 高频PCB布线技巧 98
3.3.6 PCB的可靠性设计 100
第4章 EDA电路仿真技术 102
4.1 Protel99 SE电路仿真技术介绍 102
4.1.1 丰富的信号源 102
4.1.2 全面的仿真模型库 103
4.1.3 友好的操作界面 103
4.2 电路仿真流程 104
4.3.3 交流分析 105
4.3.2 直流扫描分析 105
4.3 电路分析类型及设置 105
4.3.1 静态工作点分析 105
4.3.4 温度扫描分析 106
4.3.5 瞬态分析和傅立叶分析 106
4.3.6 噪声分析 107
4.3.7 传递函数分析 107
4.3.8 参数扫描分析 107
4.3.9 蒙特卡罗分析 108
4.4 电路仿真实例 108
4.4.1 555时基电路原理简述 108
4.4.2 仿真分析 109
第5章 VHDL概述 111
5.1 标识符、数据对象、数据类型及属性 111
5.1.1 标识符（identifiers） 111
5.1.2 数据对象（data object） 111
5.1.3 数据类型 112
5.1.4 属性（attributes） 113
5.2 运算符 114
5.3 VHDL基本概念 114
5.3.2 实体说明（entity declarations） 115
5.3.1 VHDL模型的基本构成 115
5.3.3 结构体（architecture body） 116
5.3.4 配置（configuration） 117
5.3.5 子程序 117
5.3.6 程序包（package）和库（library） 118
5.4 并行语句 120
5.4.1 进程语句 120
5.4.2 并行信号赋值（concurrent signal assignment）语句 121
5.4.3 块语句 123
5.4.4 元件例化（component instantion）语句 125
5.4.5 生成语句 126
5.5.2 if语句 129
5.5 顺序语句 129
5.5.1 变量赋值语句 129
5.5.3 case语句 131
5.5.4 loop语句 132
5.5.5 next语句 133
5.5.6 exit语句 133
5.5.7 return 语句 133
5.5.8 null语句 133
5.5.9 wait语句 135
6.2 数据加密标准DES基本原理 137
6.1 分组密码概述 137
第6章 DES算法的硬件实现 137
6.2.1 初始置换和逆初始置换 138
6.2.2 乘积变换 139
6.2.3 子密钥产生器 142
6.3 DES算法在Flexl0K50器件中的实现 143
6.3.1 系统的分割 143
6.3.2 初始置换模块 144
6.3.3 子密钥产生模块（KGENC.VHD） 145
6.3.4 轮加密模块（ENCRYC.VHD） 150
6.3.6 顶层模块（des.vhd）的设计 153
6.3.5 末置换模块 153
6.3.7 DES算法的加密、解密仿真波形 157
6.3.8 DES算法的硬件实现速度与软件实现速度的比较 157
第7章 Verilog HDL 概述 158
7.1 引言 158
7.2 VERILOG程序结构 159
7.3 数据类型及常量、变量 162
7.3.1 常量 162
7.3.2 变量 163
7.4. 运算符及表达式 165
7.4.1 算术运算符 165
7.4.2 关系运算符 167
7.4.3 等式运算符 168
7.4.4 逻辑运算符 169
7.4.5 位运算符 170
7.4.6 缩减运算符 171
7.4.7 移位运算符 172
7.4.8 条件运算符 173
7.4.9 位拼接运算符 173
7.4.10 优先级别 174
7.5.2 过程赋值语句（Procedural Assignments） 175
7.5.1 连续赋值语句（Continuous Assignments） 175
7.5 赋值语句 175
7.6 条件语句 178
7.6.1 if-else语句 178
7.6.2 Case语句 181
7.7 循环语句 185
7.7.1 for语句 186
7.7.2 while语句 187
7.7.3 forever语句 188
7.7.4 repeat语句 188
7.8.1 initial语句 189
7.8.2 always语句 189
7.8 结构说明语句 189
7.8.3 task语句 193
7.8.4 function语句 194
7.9 系统函数和任务 195
7.9.1 $display和$write任务 195
7.9.2 $readmemb和$readmemh任务 196
7.10 编译预处理语句 197
7.10.1 define语句 197
7.10.2 include语句 198
7.11 语句的顺序执行与并行执行 199
7.10.3 timescale语句 199
7.12 不同抽象级别的Verilog模型 202
第8章 Rijndael算法的设计与描述 209
8.1 Rijndael算法原理 209
8.1.1 算法描述的数学基础 209
8.1.2 算法描述 210
8.2 Rijndeal算法设计与Verilog HDL描述 214
8.2.1 模块分割 214
8.2.2 模块设计与实现 215
附录Ⅰ MAX+PLUSⅡ支持的Verilog HDL数据类型和语句 225
附录Ⅱ Verilog HDL关键字 227
参考文献 228