第1章 概论 1
目 录 1
1.1 低功耗设计：概述 2
1.2 低电压、低功耗设计的限制因素 4
1.2.1 电源电压 4
1.2.2 阈值电压 5
1.2.3 比例调节 5
1.2.4 互连线路 6
1.3 硅绝缘体技术（SOI） 7
1.4 从元件到电路 8
1.5 参考文献 10
1.4.1 锁存器和触发器 10
第2章 MOS/BiCMOS工艺技术与集成 14
2.1 简介 14
2.2 BiCMOS工艺的实现 14
2.2.1 低成本、中速、5-V数字BiCMOS工艺 15
2.2.2 高性能、高成本数字BiCMOS工艺 16
2.3 BiCMOS制造和集成时的考虑因素 17
2.3.1 考虑CMOS器件结构 17
2.3.2 考虑双极型晶体管的工艺 27
2.4 BiCMOS中的隔离 33
2.4.1 双极型晶体管的隔离 34
2.4.2 MOS晶体管中的隔离 37
2.4.3 先进的隔离技术 59
2.5 集成模拟／数字BiCMOS工艺 62
2.5.1 工艺集成的考虑因素 62
2.5.2 典型的模拟／数字BiCMOS工艺 64
2.6 深亚微米工艺 68
2.6.1 多晶硅发射极高性能BiCMOS结构 68
2.6.2 低电容双极型／BiCMOS工艺 76
2.6.3 SOI CMOS/BiCMOS VLSI 80
2.6.4 深亚微米CMOS/BiCMOS结构中的铜互连 81
2.7.1 低压／低功耗SOI CMOS 92
2.7 低压／低功耗CMOS/BiCMOS工艺 92
2.7.2 SOI上的低压／低功耗横向BJT 96
2.7.3 通过多晶外形工艺技术来实现高性能LVLP CMOS晶体管 98
2.8 CMOS/BiCMOS工艺未来的发展趋势与方向 103
2.8.1 工艺技术 103
2.8.2 双极型器件结构的改进 103
2.8.3 CMOS器件未来可能的技术提高 105
2.9 小结 111
2.10 参考文献 112
3.1 概述 130
第3章 器件工作特性与建模 130
3.2 MOS（FET）晶体管 131
3.2.1 MOS晶体管概述 131
3.2.2 静态特性 133
3.2.3 动态特性 137
3.2.4 次要的MOSFET工作特性 140
3.3 双极型（结）晶体管 145
3.3.1 双极型结晶体管概述 145
3.3.2 静态特性 147
3.3.3 动态特性 152
3.3.4 次要的双极型晶体管工作特性 155
3.4 MOSFET SPICE模型 158
3.4.1 LEVEL1模型 160
3.4.2 LEVEL2模型 160
3.4.3 LEVEL3模型 162
3.4.4 LEVEL4（BSIM）模型 164
3.4.5 BSIM2模型 165
3.4.6 BSIM3模型 165
3.5 高级MOSFET模型 169
3.5.1 HSPICE Level 50（Philips MOS9）模型 169
3.5.2 EKV MOSFET模型 183
3.6 双极型SPICE模型 196
3.5.3 MOS器件特性的局限性 196
3.6.1 Ebers-Moll模型 197
3.6.2 Gummel-Poon模型 200
3.6.3 改进的Gummel-Poon模型 202
3.6.4 MEXTRAM模型 203
3.6.5 HICUM模型 205
3.6.6 VBIC95模型 228
3.7 处于混合模式环境中的MOSFET 238
3.7.1 亚半微米器件的表面p沟道 238
3.7.3 模型参数获取 241
3.7.2 器件制造 241
3.7.4 亚半微米直流模型公式 242
3.8 小结 261
3.9 参考文献 262
第4章 低压低功耗逻辑电路 269
4.1 概述 269
4.2 传统的CMOS逻辑门电路 271
4.2.1 CM0S技术中的功耗 271
4.2.2 互补MOS反相器 272
4.2.3 基本异或（NOR）门 272
4.2.4 基本与非（NAND）门 273
4.3 传统BiCMOS逻辑门电路 274
4.3.1 基本驱动电路的结构 275
4.3.2 通过分流器件实现全摆幅输出电压漂移 276
4.3.3 全摆幅互补M0S／双极型逻辑电路 278
4.3.4 具有反馈的FS-CMBL 279
4.3.5 高性能互补耦合BiCMOS电路 280
4.4 在pMOS结构中采用横向pnp BJT的BiCMOS电路 282
4.4.1 概述 282
4.4.2 电路描述和工作方式 284
4.4.3 性能评估和比较 292
4.5.1 概述 293
4.5 组合式BiCMOS数字电路 293
4.5.2 电路结构和分析 294
4.5.3 性能评估和比较 295
4.5.4 实验结果和讨论 296
4.5.5 模拟结果和讨论 297
4.5.6 全电压摆幅MBiCMOS逻辑门电路 298
4.6 全摆幅多漏极／多集电极互补BiCMOS缓冲器 299
4.6.1 概述 299
4.6.2 传统多漏极互补BiCMOS（CBiCMOS）缓冲器 300
4.6.3 全摆幅多漏极／多集电极CBiCMOS缓冲器的电路实现结构和工作情况 301
4.7.2 基本概念与工作方式 305
4.7 准互补BiCMOS数字电路 305
4.7.1 概述 305
4.7.3 电路性能与评估比较 307
4.7.4 实验分析 311
4.8 采用肖特基二极管的全摆幅BiCMOS/BiNMOS数字电路 312
4.8.1 概述 312
4.8.2 电路工作方式和结构 312
4.8.3 电路性能的比较和评估 314
4.9 反馈型BiCMOS数字电路 319
4.9.1 概述 319
4.9.2 R+N型和反馈型BiCMOS逻辑电路 320
4.9.3 正电容耦合反馈型BiCMOS电路 321
4.9.4 互补反馈BiCMOS数字门电路 323
4.10 高β型BiCMOS数字电路 327
4.10.1 概述 327
4.10.2 基本概念和工作情况 327
4.10.3 性能分析 330
4.10.4 集成电荷泵的Hβ-BiCMOS电路 330
4.11 瞬时饱和全摆幅BiCMOS数字电路 332
4.11.1 概述 332
4.11.3 性能评估和比较 333
4.11.2 电路概念和工作状况 333
4.12.1 概述 338
4.12 自举型BiCMOS数字电路 338
4.12.2 1.5 V自举型BiCMOS逻辑门电路 339
4.12.3 自举型全摆幅BiCMOS/BiNMOS反相器 340
4.12.4 双自举型BiCMOS逻辑门电路 350
4.12.5 自举全摆幅CMOS大电容负载驱动电路 355
4.12.6 双电容BiNMOS逻辑门电路 358
4.12.7 正反馈基极自举BiNMOS电路 364
4.12.8 采用单阱CMOS工艺的自举型CMOS驱动电路 368
4.13.1 概述 372
4.13 高速静电释放BiCMOS数字电路 372
4.13.2 电路的工作情况 373
4.13.3 性能评估比较 373
4.14 小结 375
4.15 参考文献 375
第5章 低功耗锁存器和触发器 380
5.1 介绍 380
5.1.1 基础知识 380
5.1.2 对低功耗锁存器和触发器的需求 381
5.1.3 锁存器和触发器的主要用途 381
5.2 锁存器和触发器的发展过程 382
5.2.1 功能主题 383
5.2.2 同步主题 384
5.2.3 优化主题 385
5.2.4 性能主题 386
5.2.5 流水线主题 389
5.2.6 高性能和低功耗的主题 391
5.3 锁存器和触发器的质量测量 393
5.3.1 性能指标 393
5.3.2 功耗度量 399
5.3.3 面积度量 402
5.3.4 对电压和工艺技术进行比例缩减的敏感性 403
5.4 锁存器和触发器：设计前景 403
5.4.1 单边沿触发型触发器 403
5.4.2 双边沿触发型触发器 415
5.5 参考文献 422
附录A 基本公式 425
附录B 模型公式 434
附录C 双曲线（HYP）函数 438
附录D JUNCAP模型 440
专用符号 444