第1章 开关理论基础 1
1.1 硬件技术概述 1
1.2 数制与编码 4
1.2.1 进制与二进制 4
1.2.2 进制间数值的相互转换 5
1.2.3 二—十进制码 9
1.2.4 数的编码 9
1.2.5 其他编码 12
1.3 开关逻辑理论 14
1.3.1 基本逻辑运算 14
1.3.2 复合逻辑运算 18
1.3.3 基本定律和规则 20
1.3.4 逻辑函数的标准形式 25
1.3.5 逻辑函数的等价转换 32
1.4 小结 33
习题 33
第2章 逻辑电路元器件 35
2.1 晶体管开关原理 35
2.2 NMOS逻辑门 39
2.3 CMOS逻辑门 41
2.4 晶体管逻辑电路的性质 43
2.4.1 逻辑电路的等效电阻 43
2.4.2 逻辑电路的传输特性 43
2.4.3 逻辑电路的动态性质 44
2.4.4 逻辑电路的功耗性质 45
2.4.5 逻辑电路的负载特性 46
2.5 缓冲器、传输门和三态门 48
2.6 正逻辑与负逻辑 50
2.7 74系列标准芯片 51
2.8 可编程逻辑器件 52
2.8.1 可编程逻辑阵列（PLA） 52
2.8.2 可编程阵列逻辑（PAL） 54
2.8.3 阵列的编程 55
2.8.4 复杂可编程逻辑器件（CPLD） 56
2.8.5 可编程逻辑器件（PLD）的实现 58
2.8.6 现场可编程门阵列（FPGA） 61
2.8.7 现场可编程门阵列（FPGA）的实现 64
2.9 专用集成电路 65
2.10 小结 66
习题 67
第3章 逻辑函数优化 69
3.1 公式法化简 69
3.2 卡诺图法化简 71
3.2.1 卡诺图的构成 71
3.2.2 卡诺图表示逻辑函数 72
3.2.3 卡诺图上合并最小项 73
3.2.4 卡诺图化简逻辑函数 75
3.2.5 卡诺图法与公式法 78
3.2.6 不完全确定的逻辑函数及其化简 79
3.2.7 多输出逻辑函数的化简 81
3.3 列表法化简 82
3.4 小结 87
习题 87
第4章 组合逻辑的分析与设计 89
4.1 小型组合逻辑的分析 89
4.2 小型组合逻辑的设计 91
4.3 逻辑运算元件 97
4.3.1 多路选择器 97
4.3.2 编码器 102
4.3.3 译码器 103
4.3.4 码型转换器 106
4.4 算术运算元件 107
4.4.1 加法器 108
4.4.2 加／减法器 113
4.4.3 比较器 115
4.4.4 乘法器 117
4.5 中型组合逻辑的分析与设计 120
4.6 小结 126
习题 126
第5章 时序逻辑元件 130
5.1 双稳态存储单元 131
5.2 锁存器 132
5.2.1 基本RS锁存器 132
5.2.2 门控RS锁存器 134
5.2.3 门控D锁存器 135
5.3 触发器 136
5.3.1 主从D触发器 136
5.3.2 主从RS触发器 137
5.3.3 边沿触发的D触发器 138
5.3.4 带清零和置数信号的D触发器 139
5.3.5 T触发器 140
5.3.6 JK触发器 141
5.4 寄存器 142
5.4.1 移位寄存器 142
5.4.2 双向移位寄存器 144
5.5 计数器 145
5.5.1 异步计数器 145
5.5.2 同步计数器 147
5.5.3 并行置数计数器 149
5.5.4 二一十进制计数器 150
5.6 寄存器型计数器 151
5.6.1 环形计数器 151
5.6.2 扭环形计数器 151
5.7 小结 152
习题 153
第6章 时序逻辑分析与设计 156
6.1 同步时序逻辑的分析 156
6.1.1 小型同步时序逻辑分析实例 157
6.1.2 中型同步时序逻辑分析 163
6.2 时序逻辑元件的功能变换 166
6.3 同步时序逻辑的设计 169
6.3.1 小型同步时序逻辑设计实例 169
6.3.2 串行加法器的设计 178
6.3.3 计数器的设计 181
6.3.4 中型同步时序逻辑设计 188
6.3.5 序列信号发生器的设计 194
6.3.6 状态化简 198
6.4 异步时序逻辑的分析 204
6.5 小结 205
习题 206
第7章 综合逻辑设计 213
7.1 算法状态机 213
7.2 算术逻辑单元结构的设计 218
7.3 总线结构的设计 221
7.4 存储部件的设计 225
7.5 小结 230
习题 231
第8章 逻辑设计的VHDL语言 234
8.1 VHDL入门需掌握的基本知识 234
8.2 命名规则和注释 235
8.3 对象及其说明、运算和赋值 235
8.3.1 信号、变量和常量 235
8.3.2 数据类型 236
8.3.3 信号、变量和常量的说明 237
8.3.4 常用运算符 238
8.3.5 赋值语句 239
8.4 if语句、case语句和process语句的使用 240
8.4.1 if语句 240
8.4.2 process语句 241
8.4.3 case语句 246
8.5 设计实体 248
8.5.1 实体（entity） 248
8.5.2 结构体（architecture） 250
8.6 层次结构设计 253
8.6.1 component语句和port map语句 254
8.6.2 用层次结构设计方法设计一个与或门 255
8.7 一个通用寄存器组的设计 257
8.7.1 设计要求 257
8.7.2 设计方案 257
8.7.3 设计实现 258
8.8 用VHDL语言设计硬件的几点建议 260
8.9 小结 261
习题 262
第9章 逻辑设计环境及实例 274
9.1 在Quartus kⅡ9.0中用原理图设计的实例 274
9.1.1 基本门路设计 274
9.1.2 加法器设计 281
9.2 在QuartusⅡ9.0中用VHDL设计的实例 283
9.2.1 编码器的设计 283
9.2.2 译码器的设计 284
9.2.3 寄存器的设计 285
9.2.4 计数器的设计 286
9.2.5 分频器的设计 287
9.3 在Quartus Ⅱ 9.0中数字系统综合设计实例 289
9.3.1 扫描数码管显示 289
9.3.2 交通灯控制器的设计实现 293
9.4 小结 296