第1章 概述 1
1.1 TI的发展历程及文化 1
1.2 TI产品 3
1.3 微控制器产品简介 4
1.4 DSP基础知识 9
1.5 典型数字控制系统 14
1.6 其余DSP厂商简介 19
第2章 TMS320F281x处理器功能概述 23
2.1 概述 23
2.2 封装信息 25
2.3 TMS320F281x处理器主要特点 26
2.4 引脚分布及引脚功能 29
2.5 C28x内核 40
2.5.1 C28x内核兼容性 40
2.5.2 C28x内核组成 41
2.5.3 C28x的主要特性 41
2.5.4 仿真逻辑特性 42
2.5.5 C28x的主要信号 42
2.5.6 C28x的结构 43
2.5.7 C28x的总线 44
2.5.8 C28x的寄存器 45
2.5.9 程序流 54
2.5.10 乘法操作 56
2.5.11 移位操作 56
2.6 时钟系统 57
2.6.1 时钟和系统控制 57
2.6.2 时钟寄存器 58
2.6.3 振荡器OSC和锁相环PLL时钟模块 61
2.6.4 低功耗模式 63
2.6.5 XCLKOUT引脚 63
2.7 看门狗模块 63
2.8 CPU定时器 65
2.8.1 概述 65
2.8.2 CPU定时器的寄存器 66
2.9 通用I/O 69
2.9.1 概述 69
2.9.2 GPIO寄存器 71
第3章 TMS320F281x供电电源 74
3.1 供电电源概述 74
3.1.1 电源电压 74
3.1.2 电源引脚 74
3.2 供电时序 75
3.2.1 上电时序 75
3.2.2 掉电时序 77
3.3 电源设计 77
3.3.1 TI推荐的供电电源电路 77
3.3.2 供电电源方案 78
3.4 低功耗模式 82
3.4.1 低功耗模式介绍 82
3.4.2 低功耗模式控制寄存器 83
3.4.3 低功耗模式唤醒 84
第4章 TMS320F281x中断系统 89
4.1 中断源 89
4.2 PIE中断扩展 89
4.2.1 外设级中断 91
4.2.2 PIE级中断 92
4.2.3 CPU级中断 92
4.3 中断向量 94
4.3.1 中断的映射方式 94
4.3.2 复用PIE中断的处理 95
4.3.3 使能／禁止复用外设中断的处理 96
4.3.4 外设复用中断向CPU申请中断的流程 97
4.3.5 中断向量表 99
4.3.6 PIE寄存器 103
4.4 可屏蔽／不可屏蔽中断 104
4.4.1 可屏蔽中断处理 104
4.4.2 不可屏蔽中断处理 106
第5章 TMS320F281x存储空间及扩展接口 107
5.1 F2812内部存储空间 107
5.1.1 F2812片上程序／数据存储器 108
5.1.2 F2812片上保留空间 109
5.1.3 CPU中断向量表 109
5.2 片上存储器接口 110
5.2.1 CPU内部总线 110
5.2.2 32位数据访问的地址分配 112
5.3 片上Flash和OTP存储器 112
5.3.1 Flash存储器 112
5.3.2 Flash存储器寻址空间分配 112
5.4 外部扩展接口 113
5.4.1 外部接口描述 113
5.4.2 外部接口的访问 115
5.4.3 写操作紧跟读操作的流水线保护 116
5.4.4 外部接口的配置 116
5.4.5 配置建立、激活及跟踪等待状态 120
5.4.6 外部接口的寄存器 123
5.4.7 外部接口DMA访问 129
5.4.8 外部接口操作时序图 129
5.4.9 XINTF接口应用举例 132
第6章 TMS320F281x事件管理器模块 134
6.1 概述 134
6.1.1 事件管理器组成及功能 134
6.1.2 相对240x的EV增强特性 142
6.1.3 事件管理器的寄存器地址 142
6.1.4 GP定时器 144
6.1.5 使用GP定时器产生PWM输出 157
6.1.6 比较单元 158
6.2 PWM电路 161
6.2.1 有比较单元的PWM电路 161
6.2.2 PWM信号的产生 167
6.2.3 空间向量PWM 170
6.3 捕获单元 174
6.3.1 捕获单元概述 174
6.3.2 捕获单元的操作 175
6.3.3 捕获单元的FIFO堆栈 176
6.3.4 捕获单元的中断 177
6.3.5 QEP电路 178
6.4 事件管理器中断 180
6.4.1 EV中断概述 180
6.4.2 EV中断请求和服务 181
6.5 事件管理器寄存器 182
6.5.1 寄存器概述 182
6.5.2 定时器寄存器 183
6.5.3 比较寄存器 190
6.5.4 捕获单元寄存器 199
6.5.5 EV中断寄存器 204
6.5.6 EV扩展控制寄存器 216
6.5.7 寄存器位设置与240x的区别 219
第7章 TMS320F281x串行通信接口模块 225
7.1 增强型SCI模块概述 225
7.2 SCI模块结构及工作原理 228
7.2.1 SCI模块信号总结 228
7.2.2 多处理器和异步处理模式 229
7.2.3 SCI可编程数据格式 229
7.2.4 SCI多处理器通信 230
7.2.5 空闲线多处理器模式 231
7.2.6 地址位多处理器模式 233
7.2.7 SCI通信格式 234
7.2.8 SCI中断 236
7.2.9 SCI波特率计算 237
7.2.10 SCI增强特性 237
7.3 SCI的寄存器 240
7.3.1 SCI模块寄存器概述 240
7.3.2 SCI通信控制寄存器 241
7.3.3 SCI控制寄存器1 242
7.3.4 SCI波特率选择寄存器 244
7.3.5 SCI控制寄存器2 245
7.3.6 SCI接收器状态寄存器 246
7.3.7 接收数据缓冲寄存器 247
7.3.8 SCI发送数据缓冲寄存器 249
7.3.9 SCI FIFO寄存器 249
7.3.10 SCI优先级控制寄存器 252
第8章 TMS320F281x串行外围接口模块 253
8.1 SPI模块概述 253
8.1.1 SPI模块结构及工作原理 254
8.1.2 SPI模块信号概述 254
8.2 SPI模块寄存器概述 256
8.3 SPI操作 257
8.4 SPI中断 259
8.4.1 SPI中断控制位 259
8.4.2 数据格式 260
8.4.3 波特率和时钟设置 261
8.4.4 复位的初始化 263
8.4.5 数据传输实例 263
8.5 SPI FIFO描述 264
8.6 SPI寄存器和通信时序波形 266
8.6.1 SPI控制寄存器 266
8.6.2 SPI实例波形 277
8.7 SPI应用实例 281
第9章 TMS320F281x eCAN总线模块 283
9.1 CAN总线 283
9.1.1 CAN总线的发展 283
9.1.2 CAN总线相关概念和特征说明 284
9.1.3 CAN总线特点 285
9.1.4 CAN总线的协议层 286
9.1.5 CAN总线的物理连接 287
9.1.6 CAN总线的仲裁 288
9.1.7 CAN总线的通信错误 291
9.1.8 CAN总线数据格式 291
9.1.9 CAN总线通信接口硬件电路 293
9.2 eCAN模块介绍 294
9.2.1 eCAN模块特点 294
9.2.2 eCAN模块增强特性 295
9.3 eCAN控制器结构及内存映射 295
9.3.1 eCAN控制器结构 295
9.3.2 eCAN模块的内存映射 297
9.3.3 eCAN模块的控制和状态寄存器 297
9.4 CAN模块初始化 327
9.4.1 CAN模块的配置步骤 328
9.4.2 CAN位时间配置 329
9.4.3 CAN总线通信波特率的计算 330
9.4.4 SYSCLK=150MHz时位配置 330
9.4.5 EALLOW保护 331
9.5 eCAN模块消息发送 331
9.5.1 消息发送流程 331
9.5.2 配置发送邮箱 331
9.5.3 发送消息 332
9.6 eCAN模块消息接收 332
9.6.1 接收消息流程 332
9.6.2 配置接收邮箱 333
9.6.3 接收消息 333
9.7 过载情况的处理 334
9.8 远程帧邮箱的处理 334
9.8.1 发出数据请求 334
9.8.2 应答远程请求 335
9.8.3 刷新数据区 335
9.9 CAN模块中断及其应用 335
9.9.1 中断类型 335
9.9.2 中断配置 337
9.9.3 邮箱中断 337
9.9.4 中断处理 338
9.10 CAN模块的掉电模式 341
9.10.1 进入／退出局部掉电模式 341
9.10.2 防止器件进入／退出低功耗模式 342
9.10.3 屏蔽／使能CAN模块的时钟 342
第10章 TMS320F281x多通道缓冲串口模块 343
10.1 McBSP概述 343
10.2 McBSP功能简介 344
10.2.1 McBSP数据传输过程 344
10.2.2 McBSP数据压缩解压模块 346
10.2.3 基本概念和术语 348
10.2.4 McBSP数据接收 351
10.2.5 McBSP数据发送 352
10.2.6 McBSP的采样速率发生器 353
10.2.7 McBSP可能出现的错误 359
10.3 多通道选择模式 365
10.3.1 2分区模式 366
10.3.2 8分区模式 367
10.3.3 多通道选择模式 368
10.4 A-bis模式 371
10.5 时钟停止模式 372
10.6 接收器和发送器的配置 378
10.6.1 复位、使能接收器／发送器 379
10.6.2 设置接收器／发送器相关引脚作为McBSP引脚 379
10.6.3 使能／禁止数字回路模式 379
10.6.4 使能／禁止时钟停止模式 380
10.6.5 使能／禁止接收／发送多通道选择模式 380
10.6.6 使能／禁止A-bis模式 380
10.6.7 设置接收帧／发送帧相位 381
10.6.8 设置接收／发送串行字长 381
10.6.9 设置接收／发送帧长度 381
10.6.10 使能／禁止异常接收／发送帧同步忽略功能 381
10.6.11 设置接收／发送压缩解压模式 382
10.6.12 设置接收／发送数据延迟 383
10.6.13 设置接收符号扩展和对齐模式 384
10.6.14 设置发送DXENA模式 385
10.6.15 设置接收／发送中断模式 386
10.6.16 设置接收帧同步模式 386
10.6.17 设置发送帧同步模式 387
10.6.18 设置接收／发送帧同步极性 387
10.6.19 设置SRG帧同步周期和脉冲宽度 388
10.6.20 设置接收／发送时钟模式 389
10.6.21 设置接收／发送时钟极性 390
10.6.22 设置SRG时钟分频参数 390
10.6.23 设置SRG时钟同步模式 390
10.6.24 设置SRG时钟模式（选择输入时钟）及极性 391
10.7 McBSP仿真模式及初始化操作 391
10.7.1 McBSP仿真模式 391
10.7.2 复位McBSP 391
10.7.3 McBSP初始化步骤 392
10.8 McBSP FIFO模式和中断 393
10.8.1 FIFO模式下McBSP的功能和使用限制 393
10.8.2 McBSP的FIFO操作 394
10.8.3 McBSP接收／发送中断的产生 395
10.8.4 访问FIFO数据寄存器的约束条件 396
10.8.5 McBSP FIFO错误标志 397
10.9 McBSP寄存器 398
第11章 TMS320F281x模数转换模块 422
11.1 概述 423
11.2 自动转换序列发生器的工作原理 425
11.2.1 顺序采样模式 429
11.2.2 同步采样模式 429
11.3 不间断自动定序模式 432
11.3.1 序列发生器启动／停止模式 434
11.3.2 同步采样模式说明 436
11.3.3 输入触发器说明 436
11.3.4 定序转换期间的中断操作 437
11.4 ADC时钟预分频器 438
11.5 低功率模式 439
11.6 上电顺序 440
11.7 序列发生器覆盖功能 440
11.8 内部／外部参考电压选择 441
11.9 ADC模块电压基准校正 442
11.9.1 误差定义 442
11.9.2 影响分析 443
11.9.3 ADC校正 445
11.10 偏移误差校正 445
11.11 ADC寄存器 446
11.11.1 ADC模块控制寄存器 447
11.11.2 最大转换通道寄存器 451
11.11.3 自动排序状态寄存器 452
11.11.4 ADC状态和标志寄存器 453
11.11.5 ADC输入通道选择排序控制寄存器 454
11.11.6 ADC转换结果缓冲寄存器 455
11.12 模数转换模块应用实例 456
第12章 TMS320F281x Boot引导模式 459
12.1 Boot ROM简介 459
12.2 DSP启动过程 461
12.3 BootLoader特性 464
12.4 BootLoader数据流 465
12.5 各种引导模式 468
第13章 TMS320F281x硬件设计参考 471
13.1 基本模块设计 472
13.1.1 时钟电路 472
13.1.2 复位和看门狗 474
13.1.3 调试接口 475
13.1.4 中断、通用的输入／输出和电路板上的外设 480
13.1.5 供电电源 486
13.1.6 引导模式与Flash程序选择 488
13.2 原理图和电路板布局设计 490
13.2.1 旁路电容 490
13.2.2 电源供电的位置 490
13.2.3 电源、地线的布线和电路板的层数 490
13.2.4 时钟脉冲电路 491
13.2.5 调试／测试 491
13.2.6 一般电路板的布局指南 492
13.3 电磁干扰／电磁兼容和静电释放事项 494
13.3.1 电磁干扰／电磁兼容 494
13.3.2 静电释放 496
13.4 本章小结 496
参考文献 498