第1章 逻辑代数基础 1
1.1 概述 1
1.1.1 数字信号与数字电路 1
1.1.2 数字电路的特点与分类 2
1.1.3 数字电路的发展 3
1.2 数制与编码 3
1.2.1 几种常用的计数体制 3
1.2.2 数制转换 5
1.2.3 二进制算术运算及编码 8
1.3 逻辑运算 11
1.3.1 基本逻辑运算 11
1.3.2 复合逻辑运算 13
1.4 逻辑代数的基本定理及常用公式 15
1.4.1 逻辑代数的基本公式和定律 15
1.4.2 逻辑代数中的基本规则 17
1.5 逻辑函数及其表示方法 18
1.5.1 逻辑函数的定义 18
1.5.2 逻辑函数常用的表示方法 18
1.6 逻辑函数的化简 21
1.6.1 化简的意义 21
1.6.2 公式化简法 21
1.6.3 卡诺图化简法 22
1.6.4 具有无关项的逻辑函数化简 25
1.6.5 逻辑函数几种表示方法的相互转换 26
本章小结 28
习题 29
第2章 逻辑门电路 32
2.1 基本逻辑门电路 32
2.1.1 二极管门电路 32
2.1.2 三极管非门电路 35
2.1.3 复合门电路 35
2.2 TTL集成逻辑门电路 36
2.2.1 TTL与非门 36
2.2.2 其他形式TTL逻辑门 38
2.2.3 TTL集电极开路门（OC门） 40
2.2.4 TTL三态输出门 41
2.2.5 74TTL系列集成门电路 42
2.3 CMOS逻辑门电路 46
2.3.1 概述 46
2.3.2 CMOS电路反相器 47
2.3.3 其他类型的CMOS门 47
2.3.4 4000系列CMOS系列集成门电路 51
2.3.5 74HC CMOS系列集成门电路 52
2.4 集成逻辑门电路的应用 53
2.4.1 TTL电路使用常识 53
2.4.2 CMOS电路使用常识 54
2.4.3 TTL与CMOS电路的接口 55
2.4.4 TTL与CMOS电路外接负载问题 57
本章小结 57
习题 58
第3章 组合逻辑电路 64
3.1 组合逻辑电路的特点 64
3.2 组合逻辑电路分析 65
3.3 组合逻辑电路设计 66
3.4 组合逻辑电路中的竞争冒险 68
3.4.1 产生竞争冒险的原因 68
3.4.2 竞争冒险现象的判别 68
3.4.3 竞争冒险现象的消除方法 69
3.5 典型中规模组合逻辑集成电路 70
3.5.1 加法器 70
3.5.2 数值比较器 73
3.5.3 编码器 75
3.5.4 译码器 80
3.5.5 数据选择器 87
3.5.6 数据分配器 89
本章小结 91
习题 92
第4章 触发器 97
4.1 概述 97
4.2 基本RS触发器 98
4.2.1 基本RS触发器电路的结构及工作原理 98
4.2.2 触发器功能的描述方法 99
4.2.3 集成基本RS触发器74LS279 100
4.3 同步触发器 100
4.3.1 同步RS触发器 101
4.3.2 同步JK触发器 102
4.3.3 同步D触发器 103
4.3.4 集成同步触发器74LS375 104
4.4 主从触发器 105
4.4.1 主从RS触发器 105
4.4.2 主从JK触发器 106
4.4.3 典型集成主从触发器 108
4.5 边沿触发器 109
4.5.1 利用门电路传输延迟时间的边沿触发器 109
4.5.2 维持-阻塞结构的边沿触发器 110
4.5.3 由CMOS传输门构成的边沿触发器 111
4.5.4 典型的集成边沿触发器74LS74 112
4.6 不同类型触发器间的相互转换 113
4.6.1 触发器的逻辑功能分类 113
4.6.2 触发器逻辑功能的转换 115
本章小结 117
习题 117
第5章 时序逻辑电路 121
5.1 概述 121
5.1.1 时序逻辑电路的特点 121
5.1.2 时序逻辑电路的逻辑功能表示方法 122
5.1.3 时序逻辑电路的分类 122
5.2 时序逻辑电路分析 123
5.2.1 同步时序逻辑电路分析 123
5.2.2 异步时序逻辑电路分析 127
5.3 计数器 128
5.3.1 二进制计数器 129
5.3.2 十进制计数器 138
5.3.3 N进制计数器 145
5.4 寄存器 152
5.4.1 基本寄存器 152
5.4.2 移位寄存器 153
5.5 时序逻辑电路设计 158
5.5.1 同步时序逻辑电路设计 158
5.5.2 异步时序逻辑电路设计 163
本章小结 165
习题 165
第6章 脉冲信号的产生与整形 170
6.1 概述 170
6.2 施密特触发器 170
6.2.1 门电路构成的施密特触发器 171
6.2.2 施密特触发器的典型应用 172
6.3 单稳态触发器 174
6.3.1 单稳态触发器的基本特点 174
6.3.2 门电路构成的单稳态触发器 175
6.4 多谐振荡器 179
6.4.1 多谐振荡器的基本特点 179
6.4.2 门电路构成的多谐振荡器 179
6.4.3 施密特触发器构成的多谐振荡器 180
6.4.4 石英构成的多谐振荡器 181
6.5 555定时器及其应用 181
6.5.1 555定时器的内部结构 182
6.5.2 555定时器的工作原理 182
6.5.3 555定时器构成的单稳态触发器 183
6.5.4 555定时器构成的多谐振荡器 184
6.5.5 555定时器构成的施密特触发器 186
本章小结 187
习题 187
第7章 数／模转换器和模／数转换器 192
7.1 概述 192
7.2 数／模转换器 193
7.2.1 数／模转换器的工作原理 193
7.2.2 权电阻网络DAC 194
7.2.3 倒T形电阻网络DAC 195
7.2.4 权电流型DAC 196
7.2.5 具有双极性输出的DAC 197
7.2.6 DAC的主要技术参数 199
7.2.7 典型集成DAC 199
7.3 模／数转换器 202
7.3.1 模／数转换器的工作原理 202
7.3.2 ADC的主要技术参数 204
7.3.3 并联比较型ADC 205
7.3.4 逐次渐近型ADC 206
7.3.5 双积分型ADC 208
7.3.6 典型集成ADC 211
本章小结 213
习题 213
第8章 半导体存储器 215
8.1 概述 215
8.2 只读存储器 217
8.2.1 只读存储器的基本结构和工作原理 217
8.2.2 用只读存储器实现组合逻辑函数 220
8.2.3 ROM容量的扩展 222
8.3 随机存储器 224
8.3.1 随机存储器的基本结构和工作原理 224
8.3.2 静态随机存储器 225
8.3.3 动态随机存储器 225
8.3.4 RAM容量的扩展 227
本章小结 229
习题 229
第9章 可编程逻辑器件 231
9.1 概述 231
9.2 PLA与PAL 231
9.2.1 可编程逻辑器件的基本结构 232
9.2.2 可编程逻辑阵列（PLA） 232
9.2.3 可编程阵列逻辑（PAL） 234
9.3 通用阵列逻辑（GAL） 236
9.3.1 GAL的基本结构 236
9.3.2 输出逻辑宏单元（OLMC） 237
9.3.3 GAL器件的编程位地址和结构控制字 239
9.4 复杂可编程逻辑器件（CPLD） 240
9.4.1 CPLD的结构 241
9.4.2 CPLD在系统可编程技术 244
9.5 现场可编程门阵列（FPGA） 245
9.5.1 FPGA实现逻辑功能的基本原理 246
9.5.2 FPGA的结构 247
9.5.3 FPGA内嵌功能单元 254
9.5.4 FPGA器件的配置 255
9.5.5 Altera器件的配置模式 257
9.6 可编程逻辑器件的开发应用 258
9.6.1 可编程逻辑器件的设计过程与设计原则 259
9.6.2 应用设计举例 261
本章小结 262
习题 263
第10章 实验与课程设计 265
10.1 数字电路实验 265
10.1.1 仪器使用和门电路测试 265
10.1.2 组合逻辑电路的设计与测试 267
10.1.3 加法器应用电路的设计与测试 269
10.1.4 编码器和译码器应用电路的设计与测试 270
10.1.5 数据选择器和数据分配器应用电路的设计与测试 271
10.1.6 触发器逻辑功能测试及其应用研究 272
10.1.7 时序逻辑电路的设计与测试 274
10.1.8 N进制计数器的设计与测试 275
10.1.9 移位寄存器应用电路的设计与测试 277
10.1.10 555定时器应用电路的设计与测试 279
10.2 数字电子技术课程设计 281
10.2.1 数字电子钟 281
10.2.2 交通信号灯 284
10.2.3 数字频率计 287
10.2.4 智力竞赛抢答器 291
参考文献 296